没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
基于FPGA的数字频率计 DDS的VHDL设计
基于FPGA的数字频率计 DDS的VHDL设计
共4个文件
sym:2个
vhd:2个
数字频率计
FPGA
VHDL语言
3星
· 超过75%的资源
需积分: 9
16 下载量
138 浏览量
2010-07-10
09:19:10
上传
评论
收藏
3KB
RAR
举报
温馨提示
立即下载
数字频率计 DDS 是用VHDL语言在FPGA芯片基础上设计的,具有快速处理的能力。
资源推荐
资源详情
资源评论
用VHDL语言设计实现基于FPGA的数字频率计.doc
浏览:88
5星 · 资源好评率100%
用VHDL语言设计实现基于FPGA的数字频率计.doc
基于FPGA的数字频率计VHDL软件实现方法
浏览:35
曾经我也找到晕死,现在贡献出来,方便大众
基于FPGA的8位数字频率计设计(VHDL)
浏览:52
4星 · 用户满意度95%
基于FPGA的数字频率计,采用VHDL实现,通过8位数码管显示
基于FPGA的数字频率计(VHDL).zip
浏览:148
本资料归于网络整理,仅供参考学习用。如有侵权,请联系删除!! qq:1391074994 1. 资料都是有论文和程序的,程序大部分是quartus的工程,有几个是ise或者vivado的工程,代码文件就是里面的V文件。 2. 我收集的每个小项目都会开源出来,欢迎关注我的博客并下载学习。 3. 每个项目的实际的项目要求和实现的现象我就不挨个去描述了,太多了!!40多个小项目。(一个包里面只有一个小项
基于FPGA的直接数字频率合成器(DDS)设计
浏览:44
4星 · 用户满意度95%
文件中附有任务书,利用Altera公司的FPGA芯片FLEX10K系列器件中的RAM结构完成一个DDS系统的设计,设计完成后可得到频率和初始相位可以任意改变的正弦模拟信号,管脚已经配置好了
数字频率计的VHDL设计
浏览:130
我经过很用心的筛选帮大家找的~希望对大家有帮助大家互相帮助
数字频率计设计VHDL
浏览:106
3星 · 编辑精心推荐
在 MagicSOPC 实验箱上实现8位十进制频率计的设计。被测信号从 CLOCK0(数字信号时钟源)输入,经过检测后测得的频率值用数码管 1~8显示
数字频率计的设计VHDL
浏览:64
5星 · 资源好评率100%
设计性实验 实验一、数字频率计的设计 二、实验内容 本次实验要求设计一个数字频率计,频率测量范围为1Hz~50MHz,采用100MHz的基准时钟。刷新时间不大于2秒(最长2秒刷新一次频率显示)。功能示意框图如图3-1: 图3-1 数字频率计功能示意图 三、实验提示 本次实验要求设计一个数字频率计,对输入频率进行测量。根据实验的要求,频率测量的范围为1Hz~50MHz,跨度较大
基于FPGA的DDS设计
浏览:159
DDS(Direct Digital Synthesizer)直接数字合成器,这是直译过来的名字。设计人员一般 把它叫做信号发生器,用它来产生一些数字意义上的波形。它的意义还是挺大的,例如我们 学习滤波器,就需要一个高低频率叠加的波形,现时生活中到处都是,可以在设计中,怎么 能做出这样的波形呢?学习各种载波调制,需要将信息加载到载波上,而载波也一般都是一 定频率的正弦波。DDS 就是能够产生这种波
基于fpga的DDS设计工程(VHDL源代码)
浏览:139
4星 · 用户满意度95%
直接就可以在试验箱运行的文件,引脚都分配好了,大家赶快下载啊!
FPGA数字频率合成器DDS的VHDL语言-哈工大电信
浏览:51
5星 · 资源好评率100%
FPGA数字频率合成器DDS的VHDL语言-哈工大电信学院,使用的FPGA芯片是CYLONE II芯片
数字频率合成dds正弦波,基于FPGA的DDS产生的正弦波信号VHDL程序
浏览:67
4星 · 用户满意度95%
数字频率合成dds正弦波,基于FPGA的DDS产生的正弦波信号程序,VHDL程序.拿去就能用,系统时钟50M,产生100K的正弦波信号,频率控制字你可以自己改
基于cyclone2 FPGA(Vhdl+Verilog语言)毕业设计资料quartus工程源码合集+文档说明(25份).zip
浏览:68
5星 · 资源好评率100%
基于cyclone2 FPGA(Vhdl+Verilog语言)毕业设计资料quartus工程源码合集+文档说明(25份): 基于FPGA与DS18B20温度传感器的通信实现 基于FPGA的64位8级流水线...基于FPGA的频率计与串口通信 基于FPGA的飞机的小游戏
基于VHDL设计数字频率计
浏览:78
5星 · 资源好评率100%
本程序基于VHDL语言设计的数字频率计,对于外部的频率能够进行测试并且显示至数码管上,内部包含全部源程序(已经经过硬件仿真)和主要文件波形仿真。对重要程序带有注释,对于我对程序的解析能够快速的了解整个程序的设计过程。
基于VHDL的数字频率计
浏览:133
利用VHDL语言编写的数字频率计,可测量1-99.9999MHz的外部频率,经过测试,可用。(链接时要注意信号的干扰问题)。
基于VHDL的数字频率计的设计
浏览:55
本设计采用EDA技术,利用测频法的原理和VHDL语言,采用自顶向下的设计方法,实现了1Hz~10kHz测量范围的四位十进制的数字频率计,并在MAX+PLUSⅡ软件平台下对设计项目进行的了编译和时序仿真。
FPGA.rar_DDS FPGA_FPGA DDS_dds fpga vhdl_dds.vhd
浏览:124
FPGA,vhdl语言的学习资料; FPGA的简单设计 dds的设计
基于FPGA的DDS信号源的设计论文
浏览:150
3星 · 编辑精心推荐
基于FPGA的DDS信号源的设计论文基于FPGA的DDS信号源的设计论文基于FPGA的DDS信号源的设计论文基于FPGA的DDS信号源的设计论文基于FPGA的DDS信号源的设计论文基于FPGA的DDS信号源的设计论文
基于FPGA的DDS高精度信号源设计分析.pdf
浏览:62
基于FPGA的DDS高精度信号源设计分析.pdf
基于FPGA直接数字频率合成器DDS的设计.pdf
浏览:60
基于FPGA直接数字频率合成器DDS的设计.pdf
基于FPGA的甚高频DDS设计.pdf
浏览:54
基于FPGA的甚高频DDS设计.pdf
基于VHDL的数字频率计设计
浏览:119
5星 · 资源好评率100%
基于VHDL的数字频率计设计,希望这个文档对大家有所帮助。
收起资源包目录
数字频率计 DDS.rar
(4个子文件)
数字频率计 DDS
DDS_DDS_ROM.sym
182B
DDS_DDS.sym
275B
DDS_DDS.VHD
3KB
dds_dds_rom.vhd
4KB
共 4 条
1
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
soarfly123
2013-11-13
下来做参考用的
洛凡哥哥
粉丝: 2
资源:
9
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
反向加法运算反向加法运算
jQuery EasyUI 1.9.4 中文帮助文档 离线chm
智慧医疗系统 后端开发代码
智慧校园总体框架(GBT-36342-2018)
柱层析Standard Operation Principle
5700元组装电脑跑分188万
仿真仿真仿真仿真仿真仿真
04-练习2.html
云平台虚拟机单节点搭建
MySQL的安装过程中实践所需文件
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功