首页 精品专辑 排行榜 VIP 我的资源 上传资源赚积分 已下载 我的收藏
下载帮助
下载 >  课程资源 >  专业指导 > 用Verilog HDL语言实现并串、串并接口的转换.pdf

用Verilog HDL语言实现并串、串并接口的转换.pdf

2010-02-08 上传大小：164KB 
用Verilog HDL语言实现并串、串并接口的转换.pdf
综合评分：5
收藏评论(3)举报
开通VIP 立即下载

评论共有3条

zhangkuo88 2013-08-15 11:23:40
学FPGA时用的，原理性的东西，可作指导。
Totem_Guo 2012-08-13 14:18:17
学FPGA时用的，原理性的东西，可作指导。
zhengju007 2012-03-19 21:14:56
原理是一篇论文 我以为是代码呢
 
串并转换与并串转换的Verilog实现 立即下载
积分/C币：5
FPGA串并转换设计技巧 立即下载
积分/C币：3
verilog并串/串并转换 立即下载
积分/C币：3
vhdl实现串并转换和并串转换 包含代码 立即下载
积分/C币：5
SPI接口的verilog实现 立即下载
积分/C币：3
串并转换，并串转换 立即下载
积分/C币：3
设计与验证：Verilog HDL(清晰PDF).pdf 立即下载
积分/C币：5
Verilog HDL设计与实战 （文字版）和Verilog HDL程序设计实例详解 立即下载
积分/C币：5
串并 并串转换 立即下载
积分/C币：3
基于FPGA的Verilog HDL语言数字钟 立即下载
积分/C币：3
上传资源
img
h490213220

关注

积分 96

查看全部15个资源

VIP会员动态

0 1 2

公告

关闭
img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验，不建议使用迅雷下载
img

用Verilog HDL语言实现并串、串并接口的转换.pdf

会员到期时间： 剩余下载个数： 剩余C币： 剩余积分：0
为了良好体验，不建议使用迅雷下载
VIP下载
您今日下载次数已达上限（为了良好下载体验及使用，每位用户24小时之内最多可下载20个资源）

积分不足！

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选		 600万
绿色安全资源		 现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验，不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
为了良好体验，不建议使用迅雷下载
开通VIP
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足，将扣除 10 C币
为了良好体验，不建议使用迅雷下载
确认下载
下载
无法举报自己的资源

兑换成功

你当前的下载分为234。开始下载资源
你还不是VIP会员
开通VIP会员权限，免积分下载
立即开通

你下载资源过于频繁，请输入验证码

确认下载

您因违反CSDN下载频道规则而被锁定帐户，如有疑问，请联络:webmaster@csdn.net!

举报

若举报审核通过，可返还被扣除的积分

  • 举报人：
  • 被举报人：
  • 举报的资源分：
  • *类型：
  • *详细原因：