基于VHDL的数字时钟设计和时序仿真.doc

- -

毕业设计

基于 VHDL 的数字时钟设计

和时序仿真

学生：

学 院：

专 业：

指导教师：

- -

3.1 VHDL 语言简介……………………………………………………………………4

3.1.1 VHDL 开展史……………………………………………………………………4

3.1.2 VHDL 设计特点…………………………………………………………………4

3.1.3 VHDL 设计构造……………………………………………………………… 5

3.1.4 VHDL 设计步骤……………………………………………………………… 6

3.2 Quartus II 软件简介……………………………………………………………6

3.2.1 Quartus II 软件介绍 …………………………………………………………6

3.2.2 Quartus II 软件设计流程…………………………………………………… 6

4 数字时钟的设计要求和原理……………………………………………………… 8

4.1 设计要求……………………………………………………………………………8

5.2.3 时计时模块…………………………………………………………………… 17

5.3 报警模块…………………………………………………………………………18

5.4 数据选择模块……………………………………………………………… 20

5.5 译码显示模块……………………………………………………………………22

6 数字时钟模块化仿真………………………………………………………………24

6.1 计时模块仿真图…………………………………………………………………24

6.1.1 秒模块仿真图………………………………………………………………… 24

6.1.2 分模块仿真图………………………………………………………………… 24

- -

6.1.3 时模块仿真图 ………………………………………………………………25

6.2 报警模块仿真图…………………………………………………………………25

7.2 外部电路接线…………………………………………………………………… 28

7.2 硬件实物图……………………………………………………………………… 28

8 结论…………………………………………………………………………………30

附录…………………………………………………………………………………… 31

参考文献……………………………………………………………………………… 42

致……………………………………………………………………………………43

- -

随着科学技术的迅猛开展，在计算机技术的推动下电子技术获得了飞速的开展。

电子产品几乎渗透到了工业、生活的各个领域，其中集成电路的设计正朝着速度

快、性能高、容量大、体积小和微功耗的方向开展。基于这种情况，可编程逻辑

器件的出现和开展大大改变了传统的系统设计方法。可编程逻辑器件和相应的设

采用了具有多层次描述系统硬件功能的“自顶向下〞(Top -Down)的全新设计方法，

使设计师们摆脱了大量的辅助设计工作，而把精力集中于创造性的方案与概念构

思上，用新的思路来开掘硬件设备的潜力，从而极提高了设计效率,缩短了产品的

研制周期

综合工具的这些所有开发工具的一种集成的开发环境，通过该开发环境能够很方

- -

片系的设计。随着微电子和计算机领域的原理创新、技术创新、应用创新层出