下载  >  开发技术  >  硬件开发  > 基于改进booth编码及Wallace树压缩的15*15乘法器(verilog及Hspice网表+测试文件)

基于改进booth编码及Wallace树压缩的15*15乘法器(verilog及Hspice网表+测试文件) 评分:

一种基于改进booth编码及wallace树压缩的15*15乘法器,包含verilog文件,hspice网表,测试激励,亲测可用,物有所值

...展开详情
2015-12-02 上传 大小:25.29MB
举报 收藏 (1)
分享
基于booth算法的乘法器代码

基于booth算法的乘法器代码,清晰实用!可复用性强

立即下载
booth multiplier verilog code

用booth 算法实现的一个简单的乘法器,编程语言为verilog。可以作为大家参考。并给出了testbench。

立即下载
乘法器设计

32bit乘法器设计,使用booth编码和Wallance tree设计

立即下载
verilog编写的加法树乘法器(流水线)

程序用verilog语言编写了一个具有流水线结构的加法树乘法器。

立即下载
4*4有符号数的乘法器设计的Hspice实现

4*4的华莱士树乘法器实现了直接处理带符号数乘法

立即下载
hspice编写的四位有符号乘法器

给微电子专业同学的课程设计做参考,以文本文件编写代码

立即下载
Android物联网应用程序开发

---PPT---- 第01章_项目介绍及开发环境搭建.ppt 第02章_界面开发设计.ppt 第03章_Activity开发.ppt 第04章_数据存储.ppt 第05章_外部API的使用.ppt 第06章_消息机制与线程.ppt 第07章_多媒体开发.ppt 第08章_网络应用技术.ppt 第09章_程序调试.ppt ---配书代码 ---Android物联网应用程序开发课程安排.doc---

立即下载