没有合适的资源？快使用搜索试试~
我知道了~
文库首页
移动开发
其它
FPGA波特率发生器
FPGA波特率发生器
FPGA波特率发生器
串口通信
需积分: 33
21 下载量
134 浏览量
2012-06-23
15:15:44
上传
评论
2
收藏
210KB
DOC
举报
温馨提示
立即下载
串口RS232通信程序（Verilog）
资源推荐
资源评论
基于FPGA的通用异步收发器设计
浏览：170
采用Verilog HDL语言作为硬件功能的描述，运用模块化设计方法分别设计了通用异步收发器(UART)的发送模块、接收模块和波特率发生器，并结合现场可编程门阵列(FPGA)的特点，实现了一个可移植的UART模块。该设计不仅实现了串行异步通信的主要功能，而且电路简单，工作稳定、可靠，可以将其灵活地嵌入到各个通信系统中。
VHDL任意波特率发生器
浏览：89
4星 · 用户满意度95%
这是一个基于VHDL的完整多频率分频器，可以用于分频及任意波特率的产生，亦或用于MODELSIM及VHDL的学习，浅显易懂。
串口_verilog_波特率9600
浏览：25
基于FPGA的一个串口程序，语言用的是verilog，波特率9600，如果波特率太高，会增加误码率，程序已经实现的是FPGA从电脑收到数据立即返回原数据，有兴趣的可以看一下，不懂的可以问问我，qq89_73_18_03_6
波特率发生器
浏览：20
3星 · 编辑精心推荐
一种新颖的波特率发生器的设计方法，基于verilog
基于FPGA的信号发生器
浏览：126
用FPGA来实现信号源的波形生成，用于ask fsk等波形信号的生成。
FPGA信号发生器
浏览：49
基于FPGA的信号发生器，能够输出正弦波，三角波，方波
基于FPGA的正弦波发生器
浏览：32
基于FPGA的正弦波发生器，通过PCF8591 D/A进行输出。在开发版完美运行。
基于FPGA的方波发生器
浏览：174
5星 · 资源好评率100%
利用FPGA写的一段方波发生器代码
uart.rar_UART FPGA 波特率_UART 波特率_波特率自适应
浏览：43
5星 · 资源好评率100%
带自适应波特率发生器UART实现，经过FPGA验证的！
基于FPGA实现异步串行通信
浏览：18
对UART系统结构进行了模块化分解，可分为三个模块：FPGA波特率发生器控制模块、FPGA数据发送模块及数据接收模块。采用Verilog语言描述硬件功能，利用Xilinx公司的FPGA芯片，在Xilinx ISE Design Suite 13.4环境下...
通信与网络中的基于FPGA实现异步串行通信
浏览：197
5星 · 资源好评率100%
对UART系统结构进行了模块化分解，可分为三个模块：FPGA波特率发生器控制模块、FPGA数据发送模块及数据接收模块。采用Verilog语言描述硬件功能，利用Xilinx公司的FPGA芯片，在Xilinx ISE Design Suite 13.4环境下...
利用FPGA实现UART的设计系列论文
浏览：140
利用FPGA实现UART的设计系列论文 对发表论文有一定参考价值
【FPGA】信号发生器
浏览：79
实现使用按键切换的正弦、方波、三角波、锯齿波、直流的信号发生器（幅值可调，频率不可调）
频率发生器基于FPGA
浏览：166
根据频率的定义和频率测量的基本原理，测定信号的频率必须有一个脉宽为1秒的对输入信号脉冲计数允许的信号；1秒计数结束后，计数值锁入锁存器的锁存信号和为下一测频计数周期作准备的计数器清0信号。这清0个信号可以由一个测频控制信号发生器TESTCTL产生，它的设计要求是，TESTCTL的计数使能信号CNT_EN能产生一个1秒脉宽的周期信号，并对频率计的每一计数器CNT10的EN使能端进行同步控制。当CNT
FPGA实现信号发生器
浏览：129
FPGA实现信号发生器
FPGA正弦波发生器
浏览：123
基于FPGA的正弦波发生器，采用逻辑分析仪可以清楚地看到波形及地址线的变化
FPGA函数信号发生器
浏览：118
基于FPGA的函数信号发生器，可以看看，资源还是很不错的
weiji.rar_FPGA设计
浏览：44
基于FPGA的UART设计，fpga简单的波特率发生器设计
基于FPGA_CPLD的通用异步通信接口UART的设计
浏览：191
3星 · 编辑精心推荐
法,将UART的核心功能集成到 FPGA/CPLD上,本设计包含UART的发送模块、接收模块和波特率发生 器,所有功能的实现全部采用VHDL硬件描述语言来进行描述。设计、综合、仿真在QUARTUSII软件开发 环境下实现。
基于FPGA的UART通信接口电路设计
浏览：141
该接口电路主要分为UART接收子模块、波特率发生器、先进先出(first in first out,FIFO)模块、UART发送子模块、通信校验模块等。然后,基于Xilinx公司的FPGA平台,使用Verilog HDL语言编写并实现了整个系统,给出了完整...
uart_16550的逻辑core代码，已测试通过
浏览：139
5星 · 资源好评率100%
串口16550的core代码，UART16550的基本结构由CPU接口模块、波特率发生器、FIFO控制器、发送/接收FIFO和发送/接收模块共7个部分组成。 CPU通UART的CPU接口模块配置整个UART, 波特率发生器在CPU写入初始值后产生需要的...
FPGA_UART.rar_ FPGA_UART_FPGA实现UART_uart奇偶校验_uart校验_奇偶校验
浏览：143
5星 · 资源好评率100%
本例用VHDL语言在FPGA上实现UART的控制，包括了波特率发生器，接收器，发送器，奇偶校验模块，以及滤波模块和测试模块，能让您更透彻的了解UART的工作原理。
T2做波特率发生器
浏览：141
T0定时、T1计数、T2做比特率发生器，三个定时器同时工作
FPGA 三相信号发生器
浏览：162
非常好的三相信号发生器设计，可以扩展到其他设计。 实现方便
经改造的DDS功能用作波特率发生器
浏览：10
一般情况下，可以用一个现有的振荡器，为一个UART产生一个波特率时钟。振荡器频率必须作分频，而分频会带来波特率误差。表1表示当用一个8 MHz晶振和一个普通的二进制分频器生成波特率时，产生误差的百分比。本例中的系统可以获得一个比波特率快16倍的时钟。 当示波器频率不相匹配时，波特率设置中的误差会增加。此时，可以增加一个工作在18.432 MHz的振荡器，以尽可能减小误差率。另外，可以采用
SH88F54 串行口1（独立波特率发生器）_sh88f54_UART1_独立波特率发生器_
浏览：57
本软件展示了SH88F54的串行口1每隔1秒发送1个数据，波特率由独立波特率发生器产生；本软件同时也适用于SH88F516.
利用FPGA实现UART的设计
浏览：95
5星 · 资源好评率100%
UART模块的硬件描述语言的设计。 1 总体设计 2 UART的结构和帧格式 3 UART的设计与实现 3.1 发送器设计3.2 接收器设计3.3 波特率发生器的设计 4 上位机程序设计 5 结束语
一种高可靠性的计算机与FPGA串行通信的实现
浏览：143
主要介绍以FPGA为硬件平台的下位机与计算机(上位机)进行串行通信，将串口功能集成到单片FPGA内，运行中波特率可调，经过适当的倍、分频实现了零误差的波特率发生器，提高了数据传输的可靠性。上位机上编写VB程序负责...
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
gaoleiooo
粉丝: 0
资源:
22
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
TiggerRamDiskV6.0-Mac.zip
数据库实验报告三.doc
数据库应用程序设计作业.doc
施工图审查信息化管理平台整体解决方案.doc
visualize1.py
物联网分布式系统应用.pptx
物联网在医疗健康中的应用-第1篇概述.pptx
11_4.ide
物联网在智能家居中的应用-第1篇概述.pptx
unity10000个常用汉字
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
