没有合适的资源？快使用搜索试试~
我知道了~
文库首页
课程资源
嵌入式
基于FPGA的8位十进制数字频率计设计.pdf
基于FPGA的8位十进制数字频率计设计.pdf
频率计.pdf
需积分: 49
36 下载量
117 浏览量
2012-10-31
19:08:58
上传
评论
7
收藏
341KB
PDF
举报
温馨提示
立即下载
基于FPGA的8位十进制数字频率计设计.pdf
资源推荐
资源评论
基于FPGA的等精度数字频率计设计讲解.pdf
浏览：164
5星 · 资源好评率100%
基于FPGA的等精度数字频率计设计讲解.pdf基于FPGA的等精度数字频率计设计讲解.pdf基于FPGA的等精度数字频率计设计讲解.pdf基于FPGA的等精度数字频率计设计讲解.pdf基于FPGA的等精度数字频率计设计讲解.pdf基于FPGA的等精度数字频率计设计讲解.pdf
基于FPGA的等精度数字频率计 Frequency_indicator_Verilog.rar
浏览：164
5星 · 资源好评率100%
基于FPGA的等精度数字频率计Verilog资料合集，包含源码工程、仿真工程、视频教程、原理图PCB图，是FPGA经典案例系列博客的其中资源之一，系列博客地址：https://blog.csdn.net/qq_33486907/article/details/119887681 欢迎浏览。
基于FPGA的简易数字频率计设计.pdf
浏览：108
5星 · 资源好评率100%
基于FPGA的简易数字频率计设计.pdf
基于FPGA的数字频率计设计.pdf
浏览：191
基于FPGA的数字频率计设计.pdf
基于FPGA 的数字频率计设计
浏览：88
4星 · 用户满意度95%
这是一份基于FPGA的数字频率计的设计，用到了verilog 语言，通过检测波形的高低电平来计算出该波形的频率大小并显示在数码管上。
Verilog上机实验题目1：8位数字显示的简易频率计
浏览：141
5星 · 资源好评率100%
https://blog.csdn.net/weixin_38197667/article/details/89338876； Verilog上机实验题目1：8位数字显示的简易频率计； 源码+注释；
FPGA_基于FPGA的数字频率计设计，verilog程序，word论文。ISE平台开发。
浏览：193
5星 · 资源好评率100%
FPGA_基于FPGA的数字频率计设计，verilog程序，word论文。ISE平台开发。在硬件上，利用xilinx公司的FPGA器件为主控器；在软件上，采用Verilog HDL硬件描述语言编程，在ISE中开发，极大地减少了硬件资源的占用，最后再Modelsim中进行系统仿真。该数字频率计的0.lHz～100MHz输入被测脉冲信号具有频率测量用途。
8位数字频率计Verilog代码（FPGA综合成功）
浏览：150
4星 · 用户满意度95%
实验成功可以用
8位十进制的数字频率计
浏览：74
实用的技术资料，可以帮助你解决一点频率计设计的阻碍
8位十进制频率计设计
浏览：149
5星 · 资源好评率100%
所制作的频率计电气指标如下：(1)显示的位数：8位数LED (2)进制数：十进制 （3）频率测试范围：1Hz~99MHz，利用预置分频器做1/2分频
基于FPGA的数字频率计的设计.pdf
浏览：194
基于FPGA的数字频率计的设计.pdf
基于FPGA数字频率计设计
浏览：6
5星 · 资源好评率100%
本设计使用VHDL语言写的，并在QuartusII 12.0上进行了仿真实验，并在A-C5FB开发板上进行验证。
基于FPGA的数字频率计设计
浏览：70
随着电子技术的发展，快速准确获得各种电子信号的频率显得越来越重要。但传统的频率计大多采用单元电路或单片机进行设计，存在测频范围窄，测量精度低，操作复杂和功能单一等问题。此数字频率计主要由AGC模块、整形模块、FPGA处理及显示模块组成，利用时钟脉冲计数的方式，实现正弦波和矩形波信号的频率、矩形波信号的占空比和输入的两路同频周期矩形波信号时间间隔的测量功能。该数字频率计测频范围宽，测量精度高，操作简
八位十进制数字频率计的设计
浏览：112
该仿真的作用是实现十进制计数功能。从仿真图4.13中可以得出，当第一个CNT10计数输出 CQ=9 时，下一秒时钟上升沿到来时，将产生一个CARRY_OUT信号作为下一个CNT10 的时钟信号，同时CQ 清零，依次递推到8个CNT10。
基于FPGA的8位数字频率计设计（VHDL）
浏览：54
4星 · 用户满意度95%
基于FPGA的数字频率计，采用VHDL实现，通过8位数码管显示
基于FPGA的高精度数字频率计的设计
浏览：35
基于FPGA的高精度数字频率计的设计,非常适合毕设，论文。有用。
基于FPGA的高精度频率计设计
浏览：138
5星 · 资源好评率100%
使用ＱｕａｒｔｅｒＩＩ软件进行ｖｅｒｉｌｏｇ语言编写的代码，里面有完整的代码以及器件的链接
基于FPGA的8位十进制频率计设计_张淑骅
浏览：43
本文介绍基于FPGA的频率计的设计与实现 可测频率范围为0—100MHz
EDA实现4位十进制频率计原理与设计
浏览：83
根据频率的定义和频率测量的基本原理，测定信号的频率必须有一个脉宽为1秒的对输入信号脉冲计数允许的信号；1秒计数结束后，计数值锁入锁存器的锁存信号和为下一测频计数周期作准备的计数器清0信号。这3个信号可以由一个测频控制信号发生器产生，即图7-1中的TESTCTL，它的设计要求是，TESTCTL的计数使能信号CNT_EN能产生一个1秒脉宽的周期信号，并对频率计的每一计数器CNT10的ENA使能端进行同
采用测频原理的数字频率计
浏览：148
4星 · 用户满意度95%
1.采用测频法 2.设计一个4位十进制数字显示的数字频率计 3.其测量的范围为1~9999KHz
4位频率计，可测量1-9999Hz的频率，并在LED上显示
浏览：98
5星 · 资源好评率100%
4位频率计，可测量1-9999Hz的频率，并在LED上显示,用VERILOG HDL写的！
数字频率计设计实验报告
浏览：168
数字频率计设计实验报告，内容详尽，经过multisim实验验证，可靠性好，显示万位以内的频率
有VHDL实现数字频率计
浏览：42
采用测频法设计一个4位十进制数字显示的数字频率计，其测频的范围为1-9999HZ，设计的精度为1HZ,并能用4位数码管显示其频率。频率计有闸门电路，计数器和显示电路构成。
基于FPGA的频率计设计
浏览：133
4星 · 用户满意度95%
基于fpga的频率计设计 内部包含5个pdf 文件
基于FPGA下的数字频率计
浏览：122
自己制作编写的用于FPGA下的数字频率分析计，使用简单，做简单介绍。
数字频率计的设计.pdf
浏览：15
数字频率计的设计.pdf
基于FPGA的数字频率计
浏览：120
4星 · 用户满意度95%
简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存和译码显示电路4部分。其中分频模块输出的闸门信号控制计数器的计数。计数模块由八个十进制计数器组成，测量范围0HZ~99MHZ，各计数器的输出的BCD码送译码变成十进进制数送LCD显示
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
fjinqian
粉丝: 0
资源:
11
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
环境工程中计算机辅助设计应用对环境保护的研究与发展.docx
环球插件机中文编程资料2.doc
matlab非线性规划，整数规划
电力通信光缆验收规范.doc
微信小程序-备忘录源码.zip
微信小程序-辩论倒计时源码.zip
电商网站开发行业概述.docx
python实现通义千问VLLM推理部署项目源码.zip
SGM检具设计及制造 培训资料
电大计算机本科《操作系统》作业4及答案.doc
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
