FPGA-Sparta3E-USART-Verilog程序

preview
共11个文件
v：10个
txt：1个
FPGA
USART
Verilog程序
star 5星 · 超过95%的资源 需积分: 10 24 下载量 183 浏览量 2012-08-05 20:55:52 上传 评论 收藏 10KB ZIP 举报
资源详情
资源评论
评论 收藏
famousstudent
  • 粉丝: 2
  • 资源: 13
上传资源 快速赚钱
voice
center-task 前往需求广场，查看用户热搜

相关推荐

zip

USART的Verilog程序

这是我搜集的串口的Verlog程序，对于FPGA 的学习有帮助
star 4星 · 用户满意度95%
doc

基于FPGA的UART设计的Verilog实现程序

基于FPGA的UART设计的Verilog实现程序，对UART的实现采用veriolg来实现。
star 3星 · 编辑精心推荐
zip

FPGA串口通信程序 Verilog

XIlinx VerilogHDL实现串口通信程序，在Spand3的xc3s250e-4pq208芯片上实现了的。代码注释非常详细。绝对适合初学者。推荐使用ISE13.1及以上版本。
application/x-rar

FPGA串口通信程序(Verilog)

FPGA串口通信程序(Verilog).............................
star 4星 · 用户满意度95%
zip

Verilog实现可逆计数器（FPGA）程序

Verilog实现可逆计数器，可根据需要调节周期，且该程序已在Basys2开发板上验证成功。
star 4星 · 用户满意度95%
zip

cpp-SPARTA基于抽象解释的高性能静态代码分析器

SPARTA is a library that provides the basic blocks for building high-performance static code analyzers based on Abstract Interpretation.
zip

ss15-this-is-sparta:this-is-sparta 团队的官方竞赛存储库

梨编程 Pear Programming 是一个发展为全球黑客马拉松的项目。 它是在 2 天内精心制作的，功能齐全，包括实时聊天/视频共享/代码共享。 您可以进入房间并与世界各地的其他开发人员结对计划。
zip

Spartan-3E入门板 2006 资料

包含Spartan-3E入门板的中英文入门手册，以及开发板的原理图，Spartan-3E FPGA家族选型手册，和几个例程文件
zip

hc-sparta-stats:PB138 班@fi.muni.cz 的小组项目。 用于统计和比较捷克冰球队 HC Sparta Praha 球员和比赛的门户网站

hc-sparta-stats PB138 班@fi.muni.cz 的小组项目。 用于统计和比较捷克冰球队 HC Sparta Praha 的球员和比赛的门户网站。 项目维基： : GitHub 仓库： : 项目网页： ://branci.github.io
exe

秒表程序Verilog语言编写 FPGA

本程序是我利用Quartus II软件用Verilog 语言编写的秒表程序，这是我们学校组织的 FPGA专周的设计题目。（已经下载到实验箱 实际运行通过了的；程序算法全部很简单， 方便阅读、更改，【呵呵 还是主要因为本人能力有限】） 题目要求如下： 1．要有百分秒、秒、分、小时（我设计的是二十四小时）。 2. 要有清零按钮和暂停按钮。 3. 下载，检查功能直到正确。 4. 数显以动态扫描显示输出
star 4星 · 用户满意度95%
application/x-rar

基于FPGA的Verilog编写的交通灯程序

本人亲自用实验箱实现过，稍微看下代码再加以自己的理解即可在实验箱上做出来，非常清晰明了的思路，希望大家喜欢
text/plain

梁祝FPGA程序，Verilog编写实现

FPGA实现音乐播放，Verilog编写实现
star 4星 · 用户满意度95%
rar

2048点FFT 在FPGA下实现的Verilog程序

2048点FFT 在FPGA下实现的Verilog程序
star 5星 · 资源好评率100%
zip

基于XILINX FPGA的Verilog的数字下变频程序

数字下变频程序，包含测试文件，在ISE14.4上编写仿真通过
star 4星 · 用户满意度95%
zip

-project-Sparta-studyclub

在开发模式下运行应用程序。 打开在浏览器中查看它。 如果您进行编辑，则页面将重新加载。 您还将在控制台中看到任何棉绒错误。 yarn test 在交互式监视模式下启动测试运行器。 有关更多信息，请参见关于的部分。...
rar

verilog进阶学习--黑金verilog那些事儿

很好的verilog学习资料，主要讲怎么用verilog进行模块建模和时序实现，可以节省很多摸索时间，感谢大神akuei2写下这本笔记，学习顺序建议是“扫盲篇”--“建模篇”--“时序篇”
gz

SPARTA:直接模拟Monte Carlo（DSMC）模拟器-开源

SPARTA是并行的DSMC代码，用于在2d或3d中执行低密度气体的模拟。 粒子通过覆盖模拟框的分层笛卡尔网格平移。 网格用于按网格对粒子进行分组，以进行碰撞和化学React。 可以将具有三角化表面的物理对象嵌入到网格中，...
7z

LCD12864 在Spartan-3E实现教程和代码.7z

LCD12864 在Spartan-3E实现教程和代码.7z
star 5星 · 资源好评率100%
pdf

赛灵思Spartan-6 FPGA实现PCI Express兼容系统设计

) 日前宣布其低成本Spartan-6 FPGA系列兼容PCI Express 1.1标准，为消费、汽车、无线和其它价格敏感或大批量市场，提供了低风险和低成本的串行连接解决方案。Spartan-6 FPGA可满足为车载信息娱乐系统、平板显示和...
zip

FPGA控制VGA的Verilog程序

用FPGA控制VGA的Verilog程序，内附详细注释，刚才已在CRT显示器上验证通过，希望对大家有帮助
star 5星 · 资源好评率100%
application/x-rar

FPGA直接驱动LCD12864的Verilog程序

FPGA控制LCD12864的时序，Verilog语言编写。
star 5星 · 资源好评率100%
v

奇数分频FPGA设计完整Verilog程序

奇数分频FPGA设计.利用主时钟的上升沿和下降沿分别产生6分频的时钟clk_1to3P和clk_1to3N，该时钟占空比为1/3，即高电平1个周期，电平2个周期。再利用两个时钟的高电平交叉部分刚好=1.5倍源时钟，“异或”后，得到3分频的时钟clk_out，即1.5倍的高电平和1.5倍的低电平。以及5分频的拓展通用设计
rar

12864-FPGA 无字库Verilog程序

12864-FPGA 无字库Verilog程序
zip

FPGA Verilog 串口收发+流水灯程序

FPGA Verilog 串口收发+流水灯程序，能够实现FPGA串口收发、自收自发、收到什么发什么的功能，调试的时候通过电脑端串口助手发送数据，FPGA可以接收并且转发到电脑端。本程序以最简单原始的方式实现串口通信，程序简洁粗暴，工作状态很稳定，误码率为0。同时集成了流水灯模块，串口空闲的时候，LED动态流水，串口工作的时候，LED闪烁。打包的是整个FPGA Quartus II 工程，仿真脚本已
zip

Sparta (An open-source DSMC code)

Sparta (An open-source DSMC code)
zip

spartacoding-html-css:用于Sparta编码HTML和CSS

spartacoding-html-css 用于Sparta编码HTML和CSS card.html =使用html，css和javascript的生日贺卡
pdf

FPGA器件配置电平和接口标准

Xilinx的所有FPGA器件都基于SRAM的内部结构，因此为在每次FPGA加电后开始工作之前必须将配置数据加载到器件内部...　(1)VCCAUX辅助电源：在Virtex-4、Virtex-5、Spartan-3及Spartan-3E器件中，Vccaux为2.5 V；在Sparta
zip

Sparta -- Lean XML Parser, DOM, & XPath-开源

Sparta 是一个轻量级的 Java XML 包，它包括一个 XML 解析器、一个 DOM 和一个 XPath 解释器。 代码量小，解析器速度快，对象内存小，DOM API 干净简单。
zip

sparta-master.zip

斯巴达 sparta-master.zip