没有合适的资源？快使用搜索试试~ 我知道了~

文库首页开发技术硬件开发SystemVerilog Verification UVM 1.1 Lab Guide

SystemVerilog Verification UVM 1.1 Lab Guide

uvm

1.1

lab

guide

5星 · 超过95%的资源需积分: 34 780 浏览量 2014-05-13 06:58:11 上传评论 3 收藏 30.98MB PDF 举报

温馨提示

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

试读

102页

SystemVerilog Verification UVM 1.1 Lab Guide.pdf

资源推荐

资源评论

SystemVerilog Verification UVM 1.1 Student Guide part2

ces_uvm-1.1_2011.12.rar

SystemVerilog Verification UVM 1.1 Lab Guide.pdf源代码

uvm_user_guide 1.0

uvm 用户手册，详细介绍uvm架构，使用方法

Synopsys lab guide对应的代码

Synopsys lab guide对应的代码 guide Verification_with_VCS.rar 3.15 MB,

uvm_users_guide_1.1(学习uvm必备，可添加注释)

4星 · 用户满意度95%

Uvm 1.1 user guide，学习uvm验证方法学必备，pdf，且可添加注释

UVMcookbook，user guide

uvm-cookbook2019，uvm_users_guide_1.2，uvm-cookbook-complete-verification-academy，UVM_Class_Reference_Manual_1.2

workshop-systemverilog-synthesis

With the increasing success of VHDL at the time, Cadence decided to make the language available for open standardization. Cadence transferred Verilog into the public domain under the Open Verilog Inte

UVM1.1_labs_lossqet_UVM1.1_uvm验证book_UVM_uvm代码_

uvm验证方法学是基于systemVerilog的验证方法学，这个代码可以让初学者更好的了解uvm

vim_verilog_systemverilog_uvm_语法高亮.zip

vim/gvim的verilog/systemverilog/uvm语法高亮文件,linux和windows下面都可以用

uvm1.1 reference

5星 · 资源好评率100%

FPGA、ASIC功能基于SystemVerilog的最新的uvm验证平台

Systemverilog+UVM搭建SOC

5星 · 资源好评率100%

svUVM搭建利用Systemverilog+UVM搭建SOC及ASIC的RTL验证环境

IEEE标准文档Verilog/SystemVerilog/UVM1.2

UVM1.1User Guild

5星 · 资源好评率100%

UVM 1.1手册，相对UVM1.0，新版本增加了一些Verification功能。

UVM1.1应用指南及源代码分析(注释)

5星 · 资源好评率100%

本章第一节将大体介绍一下感性意义上的 UVM，这里不会讲的很详细，因为关于 UVM 的历史在网上已经有太多的资料。第二节讲述验证平台的组成，这里也只是介绍一个轮廓。第三节开始则会教我们一步一步搭建一个UVM验证平台。或许有人会说这种方式会不会是太激进了，毕竟前一节还在教大家什么是UVM，后一节就开始尝试着一个能够运行起来的UVM验证平台。我自己最开始学习UVM是从ovm cookbook

00_SystemVerilog Testbench Lab Guide.pdf

IC验证，sv验证平台搭建

支持systemverilog，UVM语法高亮，并支持相应的语法缩进，支持NERDTree的gvim配置

uvm-1.1d UVM

UVM标准库代码uvm-1.1d。

评论收藏

内容反馈

资源评论

资源反馈

评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~

qslt1983

2019-01-11

很好的书籍，对学习uvm很有用
sunnysnoopy

2018-03-01

很棒的例子，学习过了。
tyly324

2016-04-01

synopsys lab说明书

ermaerma

粉丝: 2
资源: 9

上传资源快速赚钱

我的内容管理展开

我的资源快来上传第一个资源

我的收益

登录查看自己的收益

我的积分登录查看自己的积分

我的C币登录后查看C币余额

我的收藏

我的下载

下载帮助

前往需求广场，查看用户热搜

SystemVerilog Verification UVM 1.1 Lab Guide

SystemVerilog Verification UVM 1.1 Student Guide

systemverilog design verification uvm.zip

SystemVerilogTestbenchLabGuide教材.pdf

UVM1.1版本的lab

uvm_lab.zip

SystemVerilog Testbench lab培训文档及代码

SystemVerilog Verification UVM 1.1 Student Guide part2

ces_uvm-1.1_2011.12.rar

uvm_user_guide 1.0

Synopsys lab guide对应的代码

uvm_users_guide_1.1(学习uvm必备，可添加注释)

UVMcookbook，user guide

workshop-systemverilog-synthesis

UVM1.1_labs_lossqet_UVM1.1_uvm验证book_UVM_uvm代码_

vim_verilog_systemverilog_uvm_语法高亮.zip

uvm1.1 reference

Systemverilog+UVM搭建SOC

IEEE标准文档Verilog/SystemVerilog/UVM1.2

UVM1.1User Guild

UVM1.1应用指南及源代码分析(注释)

00_SystemVerilog Testbench Lab Guide.pdf

支持systemverilog，UVM语法高亮，并支持相应的语法缩进，支持NERDTree的gvim配置

uvm-1.1d UVM

最新资源