高速串行背板总线的仿真设计

近年来, 高速数字设计领域正在面对越来越多的信号完整性（SI）问题, 即更多 的时候需将数字信号视为模拟信号并保证其传输质量。这一方面是由于时钟频率不断 提高，信号边沿越来越快，另一方面也是由于大规模，超大规模芯片的集成度不断增 长及其广泛应用，电路板上的功能密度和信号的互连密度不断增加，从而使得电路的 分布参数，电磁相互作用的场特性越来越明显。另有其它原因如时间和经费等使信号 完整性设计已逐渐成为高速数字设计任务中的一个重要组成部分，而仿真则成为信号 完整性设计与分析的重要手段。 本设计考虑了一种用于高速串行空分开关互连结构的背板。其串行数据互 连的波特率是1.25Gbps，这意味着最大可能的基频为625MHz；数据以差分模式 进行传输，信号上升沿和下降沿300PS 左右，按照H. Johnson 定义的转折频率 (Knee Frequency)〖1〗，主要频率成份达1.17GHz，因此一种子板－背板－子板的 系统级信号完整性仿真，及由此确定一种优化的背板PCB 参数成为整个系统设 计不可缺少的部分。此外，系统主时钟分配网络也采用了差分传输模式，信号上 升沿和下降沿350PS 左右，它提供了125MHz 的系统时钟，也作为仿真设计中 重点考虑的关键网络。尽管这样一种千兆位互连背板的设计还需考虑其它信号完 整性因素，但限于篇幅，这里仅就上述两种关键网络的仿真分析进行描述。本文 首先讨论了仿真前模型的选择和提取及相关的设计考虑，然后基于布局前的系统 级仿真确定了背板的PCB 层叠结构及布线参数，最后详细描述了系统设计完成 后即布局后的仿真结果