Cadence HDL原理图设计教程 Version16.6.pdf

所需积分/C币:25 2019-09-09 23:00:01 4.81MB PDF
637
收藏 收藏
举报

Cadence HDL原理图设计教程 Version16.6 Cadence HDL原理图设计教程 Version16.6.pdf
New Project Wizard Project Type量 男Ths置 card steps you through the process of eresting a new project, Spacify whether this is e data managed cu) oJect 区P一岁习取消[帮助 3)根据向导提示输入项目名称和工程目录,需要注意的是项目名称不要包含特殊的字符及空 格,如下 Project name栏输入 projectin”, Location指向 Workshop\LAB1 New Project wizard project Name and locations Enter the name and location for your project. Project name Location D: \ HOLWorkshop \LAB1 Px9三步0职消c帮助 4)单击“下一步”,然后再单击下一步”,最后点击“完成 5)新建工程完成后,在刚才指定的目录下会创建出一个 projectlib.cpm文件,该文件是该项目 的工程设置文件,记录了该工程的主要参数设置;也是该工程的启动文件。我们可以将定 义好的模板信息直接拷贝到该文件中,用写字板打开 projectlib.cpm文件,将 HDLWorkshopILAB1原理图建库占位符模板t文件中的内容拷贝到 projectlib.cpm文件 的最后,即 END GLOBAL字段之后。 6)在 Project Manager中点击 Library Explorer图标,在弹出的窗口中选择Fle→New→ Build library o 2 S: Aegro PCB Librarian XL (PCB Librarian Expect): - Library Expforer-projectliE Ney Managed Library Project. Open Build Area. :: Ctrl*O Build Library. Close Build: Area P 7)在 Build area区域,选中 new library,单击 new library右键选择 Rename将其名字改为 bu idlib”。 File:Edit: view. Tools Help IBLtld Ar Contents of BuiE.fileEditViewTools:Help gm Boid Area Li Buildarea E]~ta prgjectlibi BREeZEE e New Build libral 色 Build Area libraries Part Developer — projectil:_ib w中h 8)选中 buildin文件夹,然后右键选择 New part,并输入需要创建的库符号名称,这里输入 resistor”。 圆APCB网 File Edit View Tools Hel Build Area Contents ol aaaBuild area libraries Name 由翻 projf: New Build.Library :New Part Part Developer 9)选中rε resistor文件夹,然后单击右键选择Partυ developer,进入原理图建库环境。 L Allegro PCB Librarian XL(PCB Librarian Expert)s Library Explorer s project#20 File Editview Tools Help Build Area Contents of resistor Build area libraries Name Type 白 buildin 由 project lib New Build Library Se Part t:::iPart Developer. Paste 3 10) Part Developer界面左侧的树形管理目录下,选中 symbols,然后单击右键选择New Allegro: PCB Librarian关PE的名 File Edit View. Tools Templates Graphic Editor Window - s buildin resistor Cell resistor has no Symbols Packe 圖时 IVH 7I V VLV Paste Delete senate Generate packa Add Function Group To Package Interface comparison 一…一 Extract Property Template Apply property Template Apply Property Template To All 11)接下来就进入了图形符号的编辑界面,如下图所示,中间窗口的三个选项卡可以相互切换 General、 Symbol Pins、Find General选项卡用来定义器件的一些重要属性,并可控制这些属性在原理图中显示与否 cadence -6 x 总◆ bailaibresster imm eama im I[ Resisted Ps 了HLA9meR NT VIOL Mapfile resistor 2y·iax=3=i Symbol Pins选项卡用来添加及设置器件的Pin,及设置器件的外形 NamE TextPinType Siced 装骑签 Symbol Outline Move pins Me上 I Right bOttom Kind选项卡用来查找相关的信息,及选择操作对象类型 创建 Symbol 12)根据国标电阻器建库标准,我们创建电阻的外形为300m*100mil,由于这里默认每个格 点是5omil;在 Symbol Outline选项里面,我们将格点数目调整为6*2个格点,这样就能 确保电阻的外形为300mi*100mil 切换到 Symbol Pins选项卡, Symbol outline栏设置如下 Left -3 Top Right 3 Bottom -1 13)选择菜单Fil->Smve,右边预览区域的 Symbol符号外框自动调整为6*2的格点大小。 Notes:如果前面开启软件时选择的 license不是 Allegro PCB Librarian XL,则无法在右边的界 面预览电阻的外形。 k经法 g 2 7wt Iu.73 resistor 5 14)符号外形大小调整完成之后就可以放置pi脚,在 symbol pin选项卡选择Pin→Ad进入 Add Pins界面。在 add New pins栏中选择 Scalar,如下图所示输入From1To2,单击 Ad按钮添加两个Pn;然后将第二个Pin的 Location更改为 Right;单击“OK”,退出 Add pins窗口。 可 Add new pins osCular Prefix From 1 2 Suffix . e vector. Base Name MSB LSB .9 Sizeable. Base Name SiZeString.. SIZE-1. wI Ty 益NAL0G Location Letta Shape Load Check LCH 到 Unknown Loading 圆 Direction圜Aset:圈0uput Output 1[00[0 物伴价 facAde. …… T Select Name MSB ISB.Type Location Input Load Output Load Low High Low High 2!一度娅妥 15)回到 Symbol Pins选项卡,刚才添加的两个Pins就自动添加到 Logical Pins栏中,通过右边 的预览区域也能查看两个管脚已经放置到正确的位置。这里需要注意的是,Name一列对 应的是我们通常说的 Pin name,Text一列对应的数字并不是 Pin Number, Pin number将 在接下来的 package中进行分配 inera Symbo Pins Find Preserve Pin Logical Pins Se!Digna[ Set Size!Eins」Pei pe Sized. Location Position PHl DE L resistor Symbol Outline Move pins do ae NAvel Right[3 Bolfom! 1 16)选择菜单Fie->Sav,保存当前的建庠结果。 I7)接下来我们定义图形符号的属性,切换到 General选项卡,添加属性占位符。在 Properties 区域,单击右键选择 Insert row After命令,或使用快捷键CrH,可新增一行属性。 General. Isymbd Pas iFid Properties…-or Name Value visibilty lacation Text Hei. 乳O匚ATCN iale Top-left-4 PACK】PE Invisible [[f6 VALI Value Topteft-6 Modify values Delete Selected Rows Filter Rows Selec all Deselect all Text… Invert Selection 1.resistor Hide. selected c i Hide Selected Rows Unhide All cols Unhide All rows Insert Row After Ctrl Insert row before 18)这里可手动添加用户需要的属性,并且手工将该占位符调整到合适的位置,由于我们已将 相应模板添加到当前工程約*。cpm文件中,这里无需用户再手工添加属性。调整 LOCATION及 Value的占位符的位置,如下图所示。 MI Pearn Pin Posiion Logical Pir Position PD_DELAY resistor Rw3习 H物 19)选择菜单F浞e→>Smνe,进行保存 创建 Package 20)在器件树状结构的 Symbol项中选择Sym1,然后单击右键选择 Generate package命令。 E.si buildlib resistor General: ]symid fins i fis 早Symb1s Properties e 回 Edit YmL M IH) VHDL .i paste verilog Delete VL Verily Rename Generate Package i Add Function Group To Package Interface C Extract Property Template i ApPly Property Template Apply Property Template To All 21)在执行完 Generate package命令之后,软件在 Packages项中自动创建了一个 RESISTOR 子目录,我们在这里可以定义 Symbo的PN与封装的管脚之间的映射关系。选择右侧的 General页面, Class栏选择电阻对应的类型 DISCRITE, RefDes的前缀设置为R aRaceae Fa I Pa4 Tasle Logical Physical Parts- 母国Lg<aPAs EE RESISTOR 3-0 Physical Parts (ack Types Ea RESIStOR Ce⊙ SCRETE him].Re/Des Prel.R 22)切换到 Package Pin选项卡,左边的 Logic pins区域列出了已添加的PN脚的 Pin Name, S1这一列需要我们输入与对应的 Pin number, Pin Name和 Pin number对应如图所示。 影选 Brs/ Coerces funcion息单k9mAai,iFo Selected: 0 Physica Pns Selected Q t Load output Load Hgt Low checkLoadCheckIo check Die ched Number MappIng ction 23)选择菜单Fie→Save,进行保存。 8 创建 Part table 24)在左边树形结构 Part table files项中,单击右键选择New。 s buildin.resistor Pat Table view ta Use ftf Edtor fore ases 安命 RESISTOR t百 Associsted 江, 国 EL MapEi1aNew veri江og品pF Paste 帆ver江 o6 HE app Delete Reined 25)弹出 Ptf editor窗口,选中 Header选项卡, Concept HDL中器件的属性分为 Key Propertie Injected Propertie和 Global Propertie。其中 Key Propertie是指在原理图中显示的属性,其 不会被带入PCB中,例如下图中的 ERP CODE代表物料编码,可作为原理图BOM料单 归档到PDM系统时识别该器件的身份标志; Injected Propertie默认情况下在原理图中不 显示,其会在打包操作以后输出到网表中,然后被传递到PCB当中; Global Propertie来 设置在原理图和PCB中都能看到的属性。 PpEEditorEpartpuf 乐 dit iew Hel时 G扈 rtptf ey Proper 由 RESISTOR fame Optional Value Add As prys VALUE 丫es ERP_CODE TOLERANCE HO N POWER Injected Pioperties Name value EDEC TYPE ESCRIPTIDR MANUFACTURE value 26)单击左侧的 Part Rows选项卡,单击右边的Ad?按钮,添加一条新器件信息,填写相应 的信息;然后单击“Ad?按钮,再增加一行该器件的物料信息,设置如下图示 9

...展开详情
试读 80P Cadence HDL原理图设计教程 Version16.6.pdf
立即下载
限时抽奖 低至0.43元/次
身份认证后 购VIP低至7折
一个资源只可评论一次,评论内容不能少于5个字
您会向同学/朋友/同事推荐我们的CSDN下载吗?
谢谢参与!您的真实评价是我们改进的动力~
  • 技术圈认证

  • 至尊王者

关注 私信
上传资源赚钱or赚积分
最新推荐
Cadence HDL原理图设计教程 Version16.6.pdf 25积分/C币 立即下载
1/80
Cadence HDL原理图设计教程 Version16.6.pdf第1页
Cadence HDL原理图设计教程 Version16.6.pdf第2页
Cadence HDL原理图设计教程 Version16.6.pdf第3页
Cadence HDL原理图设计教程 Version16.6.pdf第4页
Cadence HDL原理图设计教程 Version16.6.pdf第5页
Cadence HDL原理图设计教程 Version16.6.pdf第6页
Cadence HDL原理图设计教程 Version16.6.pdf第7页
Cadence HDL原理图设计教程 Version16.6.pdf第8页
Cadence HDL原理图设计教程 Version16.6.pdf第9页
Cadence HDL原理图设计教程 Version16.6.pdf第10页
Cadence HDL原理图设计教程 Version16.6.pdf第11页
Cadence HDL原理图设计教程 Version16.6.pdf第12页
Cadence HDL原理图设计教程 Version16.6.pdf第13页
Cadence HDL原理图设计教程 Version16.6.pdf第14页
Cadence HDL原理图设计教程 Version16.6.pdf第15页
Cadence HDL原理图设计教程 Version16.6.pdf第16页

试读结束, 可继续读4页

25积分/C币 立即下载