mips verilog代码

preview
共8个文件
v：6个
asm：2个
mips
verilog
代码
需积分: 25 8 下载量 180 浏览量 2019-08-27 00:57:36 上传 评论 1 收藏 4KB RAR 举报
drjiachen
  • 粉丝: 168
  • 资源: 2144
上传资源 快速赚钱
voice
center-task 前往需求广场，查看用户热搜

相关推荐

rar

简单基本流水线CPU设计VerilogHDL（含源代码+报告+原理图）

简单基本流水线CPU设计VerilogHDL（含源代码+报告+原理图） 简单的流水线CPU，报告原始设计图，VerilogHDL语言的代码，已经Quartus工程项目 设计文档等等
star 5星 · 资源好评率100%
application/x-rar

用verilog语言编写的MIPS

用verilog语言编写的MIPS,实现了5级流水线和跳转预测。
star 4星 · 用户满意度95%
application/pdf

mips的verilog实现

mips的verilog实现。台湾一名大学生做的。
star 5星 · 资源好评率100%
rar

五级流水线MIPS微处理器部分指令实现（Verilog）

Verilog实现MIPS处理器部分指令，不乏存在错误，还请指出。
rar

32位mips CPU verilog代码实现

32位mips CPU verilog代码实现
star 4星 · 用户满意度95%
rar

ALU流水的单周期MIPS Verilog完整代码（100M时钟，含测试的FIR汇编代码和机器码）

单周期MIPS　CPU的Verilog完整代码，Vivado 2017软件工程。ALU全部采用门级语言编写，并添加一级流水，达到１００M时钟要求，含帮助文件夹，说明功能和模块结构。含完成32位FIR的MIPS汇编代码和机器码，工程使用ILA抓取预期结果和结果信号差，含matlab代码分析导出信号计算信噪比。
zip

用Verilog实现MIPS31条指令

用Verilog实现MIPS31条指令 单周期CPU
star 3星 · 编辑精心推荐
zip

Verilog 语言设计单周期MIPS CPU（42条指令）

实验内容（ISA2新增3条指令） • 用硬件描述语言（Verilog）设计MIPS CPU，支持如下指令集 • ISA1 = {ADD/ADDU/SUB/SUBU/SLL/SRL/SRA/SLLV/SRLV/SRAV/AND/OR/XOR/NOR/ SLT/SLTU/ADDI/ADDIU/ANDI/ORI/XORI/LUI/SLTI/SLTIU/LB/LBU/LH/LH U/LW/SB/SH/SW
zip

MIPS_CPU的经典教程及自己的verilog代码.zip

MIPS_CPU的经典教程 及自己的五级流水的verilog代码
rar

MIPS五级流水线的verilog实现

使用verilog实现MIPS经典的五级流水线，巧妙的解决结构冒险、数据冒险、控制冒险。
star 5星 · 资源好评率100%
v

verilog 代码

流水灯花样变化，使用Vivado编写，使用nexys4开发板验证的
zip

verilog代码

对cycloneII开发板的流水灯的一个小实验
rar

模N计数器的verilog代码

模N计数器的verilog代码 计数器
txt

B码编码的verilog代码

B码编码的代码，直接可以给激励在modelsin进行仿真看结果！
star 5星 · 资源好评率100%
application/x-rar

中值滤波verilog代码

verilog编写的中值滤波
star 5星 · 资源好评率100%
application/x-rar

带流水线的类MIPS CPU verilog源代码

1. 哈佛存储器结构，大端格式； 2. 类MIPS精简指令集，支持子程序调用和软中断； 3. 实现了乘除法； 4. 五级流水线，工作频率可达80MHz（每个时钟周期一条指令，不计流水线冲突）。 内含详细文档。
star 5星 · 资源好评率100%
zip

MIPS_MCU_verilog

1,一个简单的 MIPS MCU 的内核的 Verilog 代码，具备 外部存储接口。 2，具有仿真 TestBenc 。 3，使用 Quartus II 13.0 编辑和 ModelSim 仿真。
rar

基于mips的5级流水cpu verilog

基于mips的基本5级流水线cpu verilog实现 有结构图
star 5星 · 资源好评率100%
v

Verilog MIPS_CPU

Verilog代码实现MPIS CPU，频率120MHz，已处理harzard。
txt

Vivado下用Verilog编写的带冒险的5级MIPS流水线设计(txt为微云链接)

Vivado下用Verilog的带冒险的5级MIPS流水线设计，包含文件
v

用Verilog 语言实现alu的设计

Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公
application/x-rar

基于MIPS指令集的32位CPU设计与Verilog语言实现_流水线CPU

用Verilog语言设计的流水线CPU，资源里包含了源代码及流水线CPU结构图，与大家分享下。
star 5星 · 资源好评率100%
zip

MIPS五级流水线CPU(verilog实现)

计算机组成原理课程实验：一个MIPS五级流水线CPU 内含全部源代码和实验文档，verilog实现，开发平台为ISE
star 5星 · 资源好评率100%
zip

Verilog实现MIPS流水线模拟

计算机组成原理实验作业，利用modelsim实现CPU流水线工作流程的模拟工作，能够支持加载指令、分支指令、跳转指令的冒险处理，希望给初学者带来一定的帮助。
rar

Verilog实现MIPS的5级流水线cpu设计（Modelsim仿真）.rar

里面是制作5级流水线CPU的源代码文件，用的是Verilog编程，Modelsim仿真。程序实现了数据冒险和控制冒险的解决。配套博文：https://blog.csdn.net/WXY19990803/article/details/104008650
rar

verilog流水灯代码

verilog流水灯代码
v

AD9747 verilog代码

AD9747 verilog代码
zip

电梯的verilog代码

电梯程序的verilog实现 经过quartus验证通过
star 3星 · 编辑精心推荐
qpf

ad9226 verilog代码

ad9226 verilog代码，双路ADC，可以通过signal tap显示波形，采样频率为100MHz，引脚可以自定义修改分配
zip

mips.zip_MIPS_in_verilog mips

in verilog 8bit mips processor