【FPGA】基于vivado的am调制与解调（verilog） （742个子文件） 
xsim.ini.bak 16KB elaborate.bat 646B compile.bat 469B simulate.bat 313B runme.bat 229B runme.bat 229B runme.bat 229B runme.bat 229B runme.bat 229B tb_fir_compiler_0.c 8KB Lfilter2.coe 2KB Lfilter2.coe 2KB Lfilter.coe 996B Lfilter.coe 996B Lfilter3.coe 834B Lfilter3.coe 834B Lfilter3.coe 834B Lfilter3.coe 834B Lfilter3.coe 834B Lfilter3.coe 834B Lfilter3.coe 834B Lfilter3.coe 834B Lfilter3.coe 834B Lfilter3.coe 834B xsim.dbg 16KB fir_compiler_0.dcp 1.61MB fir_compiler_0.dcp 1.06MB fir_compiler_0.dcp 1.06MB fir_compiler_0.dcp 1.06MB fir_compiler_0.dcp 398KB fir_compiler_0.dcp 263KB fir_compiler_0.dcp 232KB fir_compiler_0.dcp 229KB fir_compiler_0.dcp 226KB mult_gen_0.dcp 49KB dds_compiler_0.dcp 49KB dds_compiler_0.dcp 49KB dds_compiler_0.dcp 49KB mult_gen_1.dcp 44KB mult_gen_1.dcp 44KB mult_gen_1.dcp 44KB mult_gen_1.dcp 44KB mult_gen_1.dcp 43KB mult_gen_1.dcp 43KB dds_compiler_1.dcp 43KB dds_compiler_1.dcp 43KB mult_gen_0.dcp 43KB mult_gen_0.dcp 43KB dds_compiler_1.dcp 42KB dds_compiler_1.dcp 42KB mult_gen_1.dcp 41KB mult_gen_0.dcp 41KB exm.dcp 34KB clk_wiz_0.dcp 12KB compile.do 2KB compile.do 2KB compile.do 2KB compile.do 2KB compile.do 2KB compile.do 2KB compile.do 2KB compile.do 2KB compile.do 932B compile.do 932B compile.do 910B compile.do 910B compile.do 897B compile.do 897B compile.do 897B compile.do 897B compile.do 763B compile.do 745B compile.do 734B compile.do 734B simulate.do 478B simulate.do 478B simulate.do 478B simulate.do 478B simulate.do 478B simulate.do 478B elaborate.do 350B elaborate.do 350B simulate.do 340B simulate.do 340B simulate.do 336B simulate.do 336B simulate.do 336B simulate.do 336B simulate.do 327B simulate.do 327B simulate.do 327B elaborate.do 212B elaborate.do 212B simulate.do 205B simulate.do 205B simulate.do 205B elaborate.do 199B simulate.do 197B simulate.do 197B wave.do 12B共 742 条
- 1
- 2
- 3
- 4
- 5
- 6
- 8
资源评论
