fpga优化和防止被优化.docx
需积分: 49 185 浏览量
2013-04-03
14:09:24
上传
评论 2
收藏 14KB DOCX 举报
1. 在一个
叙述中只要有一个无号数的操作数，整个算式将被当成无号数进行计算 。
2.
解释下：
1、syn_keep=1 就是保留这个信号线，是它成为一个 instance（synplify 的），然后就可
以对它添加 XILINX 的约束属性；
2、xc_props=“”是 synplify 为 XILINX 保留留的约束属性，可以透传到 ISE 的实现中去，从
而约束实现过程。
3、“X”属性是在 MAP 时识别的 KEEP 属性，如果用 XST 综合就只需要在信号线的两端加
上 X 属性就可以透传到 MAP 中去。但是 synplify 并不能识别，因此需要通过以上的方法
将 X 属性透传到 MAP 中去。
当保持时间不满足时，可以增加缓冲器来延迟 !"
若要观察
##
中
信号，可以这样设置来使其显示出来，用于观察
3. $%&'(
多了 這個
#) ， 指示
Quartus II
不要對
cnt
做最佳化 ，
保留此
register
以供
SignalTap II
觀察 ， 注意必須寫在分號前面，不能如下寫在分號後面 。
/*synthesis noprune*/ 避免 Quartus II 優化掉沒 output 的 reg。
/*synthesis preserve*/ 避免 Quartus II 將 reg 優化為常數，或者合併
重複的 reg。
4.
5.
资源评论
dym
- 粉丝: 0
- 资源: 5
