下载 >  课程资源 >  专业指导 > 6位数字频率计的设计原理及元件参考

6位数字频率计的设计原理及元件参考

EDA课程设计比较详细的指导和原理及元件介绍……
2009-06-09 上传大小:910KB
分享
收藏 举报
采用测频原理数字频率计

1.采用测频法 2.设计一个4位十进制数字显示的数字频率计 3.其测量的范围为1~9999KHz

立即下载
触摸式感应按键的设计原理及指南

触摸式感应按键的设计原理及指南,对触摸屏与触摸按键在手机中的设计与应用进行介绍,对设计的经验数据进行总结。达到设计资料 和经验的共享,避免低级错误的重复发生

立即下载
51单片机频率计-六位数码管显示-汇编

使用51单片机,六位数码管制作的频率计汇编程序

立即下载
单片机三位数字频率计汇编程序

单片机汇编程序的三位数字频率计的课程设计

立即下载
基于quartus的数字频率计(DDS)设计

在quartus 里生成正弦波,三角波和锯齿波,每个模块也可以单独生成。

立即下载
基于51单片机的数字频率计及proteus仿真

基于51单片机的较为完美的数字频率计设计,测量范围:10Hz~100000Hz。程序利用proteus仿真,文件包含仿真文件以及程序源码。

立即下载
数字频率计设计

该设计是一个完整的数字频率计,包含原理图和PCB及元件清单。原理图和PCB都是PDF格式的。可作为设计参考

立即下载
基于FPGA的数字频率计设计

本文要设计一个8位十进制数字频率计,需要由四种器件来组成,即:测频控制信号发生器(FTCTRL)、有时钟使能的十进制计数器(CNT10)、32位锁存器(REG32B)、除法器模块(division). 因为是8位十进制数字频率计,所以计数器CNT10需用8个,7段显示LED7也需用8个. 频率测量的基本原理是计算每秒钟内待测信号的脉冲个数。 为此,测频控制信号发生器FTCTRL应设置一个控制信号时钟CLKK,一个计数使能信号输出端CNT_EN、一个与CNT_EN输出信号反向的锁存输出信号Load、和清零输出信号RST_CNT。 如CLKK的输入频率为1HZ,则输出信号端CNT_EN输出一个脉宽恰好为1秒的周期信号,可以作为闸门信号用。由它对频率计的每一个计数器的使能端进行同步控制。当CNT_EN高电平时允许计数,低电平时停止计数,并保持所计的数。

立即下载
基于VerilogHDL数字频率计设计.pdf

verilog HDL数字频率计的设计

立即下载
数字频率计设计(内含原理图、源代码、实物照片)

利用STC15系列单片机测量100K~100MHZ的正弦波,幅值为10mv~2V。 课题研究目的: 本课题主要研究如何用单片机来设计数字频率计。因为在电子技术中, 频率的测量十分重要,这就要求频率计要不断的提高其测量的精度和速 度。在科技以日新月异的速度向前发展,经济全球一体化的社会中,简 洁、高效、经济成为人们办事的一大宗旨。在电子技术中这一点表现的 尤为突出,人们在设计电路时,都趋向于用竟可能少的硬件来实现,并 且尽力把以前由硬件实现的功能部分,通过软件来解决。因为软件实现 比硬件实现具有易修改的特点,如简单的修改几行源代码就比在印制电 路板上改变几条连线要容易的多,故基于微处理器的电路往往比传统的 电路设计具有更大的灵活性。 因为数字频率计是计算机、通讯设备、音频视频等科研生产领域必不可 少的测量仪器,所以频率的测量就显得更为重要。在数字电路中,频率 计属于时序电路,它主要由具有记忆功能的触发器构成。在计算机及各 种数字仪表中,都得到了广泛的应用。本课题采用的是直接测频式的频 率计,设计原理简单、电路稳定、测量精度高,大大的缩短了生产周 期。

立即下载
数字频率计设计 开题报告

数字频率计的设计 数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器,是电子系统的心脏,是决定电子系统性能的关键设备,随着现代通信、卫星、雷达和电子对抗等系统的发展对数字频率计提出了越来越高的要求。 数字频率计的主要实现方法有直接式、锁相式、直接数字式三种。

立即下载
数字频率计课程设计(电路设计)完整原创

这是一份很完整的电路设计,内含课程设计报告,电路设计图、元器件清单以及实验成功后的照片。个人原创,并实验成功~~~

立即下载
基于STM32高精度频率计的设计

这是我自己采用STM32的定时器外部计数模式,考虑到了计数溢出中断。开设1s的时钟窗口。数据均通过MATLAB二次拟合处理过,以纠正误差。理论上可以测到1hz-无穷的频率范围(但在本实验中只是测到了1Mhz.对1Mhz以上数据并没进行数据拟合,故认为不在指标内),分辨率为1Hz(因为是开了1s的时间窗口,时间窗口越大,分辨率越高)高精度频率计。避免了输入捕获受输入时钟的大小限制。自己设计的方案。当然数据拟合部分还能分段拟合,精度就更高了。

立即下载
基于MSP430的简易数字频率计

自己找的资料,希望对大家有用,里面只有外围电路图,其他的可以发邮件找我要。qmxyyaxx@163.com

立即下载
基于VHDL语言的数字频率计设计与仿真

EDA技术中期作业,自己做的,基于VHDL语言的数字频率计的设计与仿真报告,报告内有源代码及仿真截图,经仿真完全实现了功能。供大家学习及参考。

立即下载
基于51单片机的数字频率计程序仿真图及代码

改程序完美的实现了四段数码管显示测量信号的频率大小单位,可测量1hz-10MHZ的方波,正弦波,锯齿波,三角波,精度达到0.01

立即下载
4位频率计,可测量1-9999Hz的频率,并在LED上显示

4位频率计,可测量1-9999Hz的频率,并在LED上显示,用VERILOG HDL写的!

立即下载
采用测频原理数字频率计.

采用测频原理的数字频率计 采用测频原理的数字频率计 采用测频原理的数字频率计

立即下载
2015年全国电子设计竞赛_数字频率计F题_国家二等奖_作品报告

此文档系笔者参加2015年全国电子设计竞赛的F题—数字频率计所撰写的作品报告,实物作品先后获得了北京市一等奖和全国二等奖,里面的方案可以参考,但是仍旧需要在此基础上进行调试,同时配合相应的ARM和FPGA软件代码,从而实现良好的频率计功能。

立即下载
数字频率计并进行仿真实验

本设计可以使用集成脉冲发生器、计数器、译码器、单稳态触发器、锁存器、放大器、整形电路和必要的门电路等。用数码管显示频率计数值。 要求完成的主要任务: (包括课程设计工作量及技术要求,以及说明书撰写等具体要求) ①设计一个频率计。要求用4位7段数码管显示待测频率,格式为0000Hz。 ②测量频率范围:10~9999Hz。 ③设计的脉冲信号发生器,以此产生闸门信号,闸门信号宽度为1S。 ④确定设计方案,按功能模块的划分选择元、器件和中小规模集成电路,设计分电路,画出总体电路原理图,阐述基本原理。

立即下载
关闭
img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

6位数字频率计的设计原理及元件参考

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

若举报审核通过,可返还被扣除的积分

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: