<HTML><HEAD><TITLE>Xilinx Design Summary</TITLE></HEAD>
<BODY TEXT='#000000' BGCOLOR='#FFFFFF' LINK='#0000EE' VLINK='#551A8B' ALINK='#FF0000'>
<TABLE BORDER CELLSPACING=0 CELLPADDING=3 WIDTH='100%'>
<TR ALIGN=CENTER BGCOLOR='#99CCFF'>
<TD ALIGN=CENTER COLSPAN='4'><B>TestLED Project Status</B></TD></TR>
<TR ALIGN=LEFT>
<TD BGCOLOR='#FFFF99'><B>Project File:</B></TD>
<TD>TestLED.ise</TD>
<TD BGCOLOR='#FFFF99'><B>Implementation State:</B></TD>
<TD>New</TD>
</TR>
<TR ALIGN=LEFT>
<TD BGCOLOR='#FFFF99'><B>Module Name:</B></TD>
<TD>TestLED</TD>
<TD BGCOLOR='#FFFF99'><UL><LI><B>Errors:</B></LI></UL></TD>
<TD> </TD>
</TR>
<TR ALIGN=LEFT>
<TD BGCOLOR='#FFFF99'><B>Target Device:</B></TD>
<TD>xc3s700an-5fgg484</TD>
<TD BGCOLOR='#FFFF99'><UL><LI><B>Warnings:</B></LI></UL></TD>
<TD> </TD>
</TR>
<TR ALIGN=LEFT>
<TD BGCOLOR='#FFFF99'><B>Product Version:</B></TD><TD>ISE 11.1</TD>
<TD BGCOLOR='#FFFF99'><UL><LI><B>Routing Results:</B></LI></UL></TD>
<TD>
</TD>
</TR>
<TR ALIGN=LEFT>
<TD BGCOLOR='#FFFF99'><B>Design Goal:</B></dif></TD>
<TD>Balanced</TD>
<TD BGCOLOR='#FFFF99'><UL><LI><B>Timing Constraints:</B></LI></UL></TD>
<TD> </TD>
</TR>
<TR ALIGN=LEFT>
<TD BGCOLOR='#FFFF99'><B>Design Strategy:</B></dif></TD>
<TD>Xilinx Default (unlocked)</TD>
<TD BGCOLOR='#FFFF99'><UL><LI><B>Final Timing Score:</B></LI></UL></TD>
<TD> </TD>
</TR>
</TABLE>
<BR><TABLE BORDER CELLSPACING=0 CELLPADDING=3 WIDTH='100%'>
<TR ALIGN=CENTER BGCOLOR='#99CCFF'><TD ALIGN=CENTER COLSPAN='6'><B>Detailed Reports</B></TD><TD ALIGN=RIGHT WIDTH='10%'COLSPAN=1> <A HREF_DISABLED="?&ExpandedTable=DetailedReports"><B>[-]</B></a></TD></TR>
<TR BGCOLOR='#FFFF99'><TD><B>Report Name</B></TD><TD><B>Status</B></TD><TD><B>Generated</B></TD>
<TD ALIGN=LEFT><B>Errors</B></TD><TD ALIGN=LEFT><B>Warnings</B></TD><TD ALIGN=LEFT COLSPAN='2'><B>Infos</B></TD></TR>
<TR ALIGN=LEFT><TD>Synthesis Report</TD><TD> </TD><TD> </TD><TD> </TD><TD> </TD><TD COLSPAN='2'> </TD></TR>
<TR ALIGN=LEFT><TD>Translation Report</TD><TD> </TD><TD> </TD><TD> </TD><TD> </TD><TD COLSPAN='2'> </TD></TR>
<TR ALIGN=LEFT><TD>Map Report</TD><TD> </TD><TD> </TD><TD> </TD><TD> </TD><TD COLSPAN='2'> </TD></TR>
<TR ALIGN=LEFT><TD>Place and Route Report</TD><TD> </TD><TD> </TD><TD> </TD><TD> </TD><TD COLSPAN='2'> </TD></TR>
<TR ALIGN=LEFT><TD>Power Report</TD><TD> </TD><TD> </TD><TD> </TD><TD> </TD><TD COLSPAN='2'> </TD></TR>
<TR ALIGN=LEFT><TD>Post-PAR Static Timing Report</TD><TD> </TD><TD> </TD><TD> </TD><TD> </TD><TD COLSPAN='2'> </TD></TR>
<TR ALIGN=LEFT><TD>Bitgen Report</TD><TD> </TD><TD> </TD><TD> </TD><TD> </TD><TD COLSPAN='2'> </TD></TR>
</TABLE>
<BR><TABLE BORDER CELLSPACING=0 CELLPADDING=3 WIDTH='100%'>
<TR ALIGN=CENTER BGCOLOR='#99CCFF'><TD ALIGN=CENTER COLSPAN='3'><B>Secondary Reports</B></TD><TD ALIGN=RIGHT WIDTH='10%'COLSPAN=1> <A HREF_DISABLED="?&ExpandedTable=SecondaryReports"><B>[-]</B></a></TD></TR>
<TR BGCOLOR='#FFFF99'><TD><B>Report Name</B></TD><TD><B>Status</B></TD><TD COLSPAN='2'><B>Generated</B></TD></TR>
</TABLE>
<br><center><b>Date Generated:</b> 02/08/2014 - 21:54:20</center>
</BODY></HTML>
没有合适的资源?快使用搜索试试~ 我知道了~
Xilinx ISE11.1的跑马灯程序,基于Spartan-3AN
共74个文件
regkeys:36个
file-synthesisonly_strtbl:1个
source-synthesisonly-autocompile:1个
5星 · 超过95%的资源 需积分: 18 100 下载量 7 浏览量
2014-02-08
22:09:36
上传
评论
收藏 47KB RAR 举报
温馨提示
Xilinx ISE 11.1的跑马灯程序,是基于Spartan-3AN入门板套件的,里面就两个关键文件,一个是verilog源文件(TestLED.v),一个用户约束文件TestLED.ucf(不是Spartan-3AN类型平台,对照你自己的板卡引脚说明文档相应修改即可),自己只需把这两个文件添加到工程中,然后综合,再创建bit下载文件,用iMpact烧录到器件中。这是初学者学习FPGA非常直观的一个入门实例。
资源推荐
资源详情
资源评论
收起资源包目录
TestLED.rar (74个子文件)
TestLED
TestLED_summary.html 3KB
TestLED.v 586B
TestLED.gise 1KB
TestLED_xdb
tmp
ise
__OBJSTORE__
_ProjRepoInternal_
ProjectNavigator
dpm_project_main
dpm_project_main 25B
dpm_project_main_StrTbl 10B
WebTalk
ProjectNavigatorGui
Process-SynthesisOnly- 71B
Process-SynthesisOnly-DESUT_VERILOG 71B
Process-SynthesisOnly-DESUT_UCF 69B
Process-SynthesisOnly-DESUT_UCF_StrTbl 131B
Library-SynthesisOnly_StrTbl 16B
Source-SynthesisOnly-AutoCompile 77B
Process-SynthesisOnly-DESUT_VERILOG_StrTbl 183B
Process-SynthesisOnly-_StrTbl 177B
CViewSelector_StrTbl 26B
CViewSelector 27B
File-SynthesisOnly_StrTbl 11B
Library-SynthesisOnly 61B
File-SynthesisOnly 63B
Source-SynthesisOnly-AutoCompile_StrTbl 19B
HierarchicalDesign
HDProject
HDProject_StrTbl 84B
HDProject 273B
__stored_object_table__ 60B
common
PnAutoRun
Scripts
RunOnce_tcl_StrTbl 4KB
RunOnce_tcl 27B
xreport
Gc_RvReportViewer-Module-DataFactory-Default_StrTbl 15KB
Gc_RvReportViewer-Module-DataFactory-Default 387B
Gc_RvReportViewer-Module-Data-TestLED_StrTbl 16KB
Gc_RvReportViewer-Current-Module_StrTbl 19B
Gc_RvReportViewer-Current-Module 27B
Gc_RvReportViewer-Module-Data-TestLED 381B
ProjectNavigator11
Autonym
version 138B
__REGISTRY__
xst
regkeys 43B
_ProjRepoInternal_
regkeys 225B
XSLTProcess
regkeys 51B
ProjectNavigator
regkeys 35B
cpldfit
regkeys 47B
bitinit
regkeys 47B
simgen
regkeys 46B
map
regkeys 43B
dumpngdio
regkeys 49B
bitgen
regkeys 46B
libgen
regkeys 46B
par
regkeys 43B
taengine
regkeys 48B
fuse
regkeys 44B
WebTalk
DesignDataCollection
regkeys 111B
regkeys 0B
vhpcomp
regkeys 47B
ProjectNavigatorGui
regkeys 0B
trce
regkeys 44B
runner
regkeys 46B
HierarchicalDesign
HDProject
regkeys 310B
regkeys 0B
common
regkeys 173B
xreport
regkeys 0B
platgen
regkeys 47B
hprep6
regkeys 46B
netgen
regkeys 46B
ngcbuild
regkeys 48B
vlogcomp
regkeys 48B
xpwr
regkeys 44B
idem
regkeys 44B
tsim
regkeys 44B
ngdbuild
regkeys 48B
ProjectNavigator11
regkeys 60B
ngc2edif
regkeys 48B
Autonym
regkeys 0B
ise.lock 87B
templates
_xmsgs
ipcore_dir
TestLED.ise 47KB
TestLED_guide.ncd 17KB
TestLED.xise 2KB
TestLED.sig 212B
TestLED.cfi 415B
TestLED.ucf 1KB
共 74 条
- 1
dijkstar
- 粉丝: 266
- 资源: 120
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
- 1
- 2
前往页