下载 >  开发技术 >  硬件开发 > 基于VHDL语言的8位RISC-CPU设计

基于VHDL语言的8位RISC-CPU设计 评分:

基于VHDL的RISC设计 在现代电路设计中,经常需要嵌入特定功能的CPU。在FPGA中实现这样的CPU,具有高速、灵活等优点。RISC是最通用的处理器结构,PowerPC TM、ARM TM 和MIPS TM是其中的代表。 本论文拟利用VHDL语言,完成一种简易的RISC的设计,并利用FPGA实现。
2019-04-04 上传大小:609KB
分享
收藏 举报
基于VHDL语言8位RISC-CPU的设计

基于VHDL语言的8位RISC-CPU的设计

立即下载
VHDL语言8位ALU设计

用VHDL语言,模块化设计方式,实现8位运算器单元ALU的设计。

立即下载
基于FPGA的八位RISC CPU的设计与实现

本文为作者本科获得优秀评分的毕业设计,内含工作机制、波形分析,以及设计系统各部件的截图。是初学FPGA及VHDL设计的经典案例。

立即下载
基于VHDL的8位cpu的设计与实现

随着计算机在人们生活中重要性和不可或缺性的提高,为了更方便的为大众使用,发展计算机性能成为IT行业的热点,但计算机的内部结构极其复杂,为了便于研究便产生了模型计算机。 本文完成了基于VHDL的8位模型计算机的设计与实现。文中首先阐述了8位模型计算机的原理,然后对其十个功能模块(算术逻辑运算单元,累加器,控制器,地址寄存器,程序计数器,数据寄存器,存储器,节拍发生器,时钟信号源,指令寄存器和指令译码器)进行了分析与设计。最后在Quartus II 9.0环境下进行了仿真,完成了8位模型计算机的整体实现11。

立即下载
8位ALU运算器(VHDL语言

(1)按照实验要求设计简单ALU,能执行8种操作,分别为: 1)加、减、增1、减1等4种8位算术运算; 2)与、或、非、异或等4种8位逻辑运算。 实现上,可以用一位M 作为进行算术运算或逻辑运算的控制位,M=0 时进行算术运算,M=1 时进行逻辑运算。另外用2位来表示4种操作。 (2)实现一些基本的PSW标志位: 1)进位/借位的输出标志位C; 2) 运算结果为零的输出标志位Z; 3) 运算结果为溢出的输出标志位V; 4) 运算结果为负数的输出标志位N。 (3)加减必须用最基本的1位全加器fa作为基础,可以采用直接由8次1位运算得到8位的操作;也可以先构造4位加法器,再进一步实现8位加减运

立即下载
基于FPGA的8位数字频率计设计(VHDL)

基于FPGA的数字频率计,采用VHDL实现,通过8位数码管显示

立即下载
经典8位RISC-CPU设计(附testbench)

采用哈佛结构设计的简单8位RISC-CPU,包含testbench,可直接在modelsim中出波形。是《Verilog HDL程序设计实例详解》中的8位RISC-CPU的源码,亲测可用!

立即下载
基于VHDL语言8位数字密码锁设计

大学期间做的一个课程设计,代码应该可以直接用

立即下载
八位比较器基于VHDL语言编写

八位比较器基于VHDL语言 八位比较器基于VHDL语言

立即下载
vhdl实现的8位全加器(循环/不循环)

vhdl实现的8位全加器(循环/不循环)vhdl做的一个小玩意

立即下载
8位二进制计数器vhdl源程序及原理图

8位二进制计数器vhdl源程序及原理图,波形,源代码。

立即下载
vhdl或verilog语言设计一个8位的具有28条指令的CPU模型机系统。

(1)按给定的数据格式和指令系统,运用“计算机原理”课程学得的知识,在所提供的器件范围内,用vhdl或verilog语言设计一个8位的具有28条指令的CPU模型机系统。 (2)所设计出的计算机的系统的完整逻辑图,整理出设计报告。 (3)要求设计出的计算机系统尽量为最佳方案,有可能的话,尽可能增加其功能。

立即下载
移位寄存器

VHDL语言设计,基于VHDL的8位移位寄存器

立即下载
8 位 CPU vhdl实现(含全部源代码)

我是2014级复旦的研究生。这是一个8位的CPU设计VHDL实现。本CPU基于RISC架构,实现了cpu的基本功能如:加减乘除运算,跳转等。此外,里面有一个17位的ROM区,是存储指令的。你可以写出一段17位的指令代码,并放入ROM区,该CPU即可自动运行出结果。压缩包里是源代码和我们当时的设计要求。本源代码的最后调试时在地址0--17是放入的斐波纳契数字(Fibonacci Numbers)指令。通过modelsim仿真即可看到结果。

立即下载
分别使用原理图和VHDL语言输入方法设计8位全加器

利用EDA-Ⅴ型实验箱,硬件描述语言(VHDL),及MAX-PLUSⅡ软件设计简单的8位全加器,实现功能说明中的要求。

立即下载
VHDL语言的并入串出移位寄存器

VHDL语言的并入串出移位寄存器,适用于可用于控制错误信号的输出!

立即下载
基于VHDL的16位ALU简易设计

基于VHDL的16位ALU简易设计,可完成基本的加减、带进位加减、或、与等运算。

立即下载
数电实验——8位寄存器源代码(VHDL)

数电实验——8位寄存器源代码(VHDL)

立即下载
8位数码扫描显示电路设计的VHDL描述

8位数码扫描显示电路的VHDL描述,8位数码扫描显示电路的VHDL描述

立即下载
VHDL8位全加器

例化实现VHDL 8位全加器 例化实现VHDL 8位全加器

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

基于VHDL语言的8位RISC-CPU设计

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: