下载 >  开发技术 >  其它 > 基于VHDL语言实现的电子钟设计

基于VHDL语言实现的电子钟设计 评分:

可以实现时间显示、设置时间、设置闹铃、秒表和闹铃功能。经过ISE验证
2010-01-20 上传大小:1.09MB
分享
收藏 举报

评论 共2条

byrbyc 主要是为了学习语法,还可以
2012-12-04
回复
a25283058 还可以,有点小问题
2012-11-17
回复
基于VHDL的多功能数字时钟设计

用VHDL硬件描述语言,在实验箱上设计多功能数字时钟,可以实现时间设置、闹钟设置、整点响铃的功能,并可以通过VGA接口将时间显示在外接显示屏上

立即下载
完整版 VHDL设计数字电子时钟

有完整的代码,也有设计好的完整的程序工程, 拿到手后可以直接在Quartus2上运行,还附有设计报告,包含连接图和仿真图!

立即下载
基于FPGA电子钟设计

多功能, VHDl语言 基于FPGA电子钟设计

立即下载
一种基于VHDL语言电子钟设计实现

【 摘要 】 本文采用V HDL语言, 运用 自顶向下的设计思想, 将 系统按功能逐层分割的层次化设计 方法 , 使 用 Mux+p l u s 2集 成 开发 环境 进 行 编辑 . 逻 辑 综合 自动的 把 VHDL描 述转 变 门级 电路 . 然 后 进 行渡 形仿 真 , 最后 通 过 编程 电缆将 所 设计 的 内容 下栽 到 CP L D 器件 中 . 最 终 实现 了 电子钟 的 设 计 。

立即下载
基于VHDL的电子时钟设计

随着EDA技术的发展和应用领域的扩大与深入,EDA技术在电子信息、通信、自动控制及计算机应用领域的重要性日益突出。EDA技术就是依赖功能强大的计算机,在EDA工具软件平台上,对以硬件描述语言VHDL为系统逻辑描述手段完成的设计文件,自动地完成逻辑优化和仿真测试,直至实现既定的电子线路系统功能。本文介绍了基于VHDL硬件描述语言设计的多功能数字闹钟的思路和技巧。在Quartus 11开发环境中编译和仿真了所设计的程序,并逐一调试验证程序的运行状况。仿真和验证的结果表明,该设计方法切实可行,该数字闹钟可以实现调时定时闹钟播放音乐功能具有一定的实际应用性。

立即下载
基于VHDL语言的同步FIFO设计

基于VHDL语言的同步FIFO设计,附有TESTBENCH文件和Modelsim仿真脚本

立即下载
电子钟课程设计基于VHDL语言

基于VHDL语言的电子钟设计,对于初学VHDL语言的朋友们希望有帮助

立即下载
VHDL 电子钟设计

VHDL 电子钟设计VHDL 电子钟设VHDL 电子钟设计计

立即下载
VHDL语言实现电子钟设计

本程序代码是用VHDL语言编写,实现电子钟功能,可直接在QUARTUSII中进行编译下载。

立即下载
VHDL语言8位ALU设计

用VHDL语言,模块化设计方式,实现8位运算器单元ALU的设计。

立即下载
基于VHDL的8位cpu的设计实现

随着计算机在人们生活中重要性和不可或缺性的提高,为了更方便的为大众使用,发展计算机性能成为IT行业的热点,但计算机的内部结构极其复杂,为了便于研究便产生了模型计算机。 本文完成了基于VHDL的8位模型计算机的设计与实现。文中首先阐述了8位模型计算机的原理,然后对其十个功能模块(算术逻辑运算单元,累加器,控制器,地址寄存器,程序计数器,数据寄存器,存储器,节拍发生器,时钟信号源,指令寄存器和指令译码器)进行了分析与设计。最后在Quartus II 9.0环境下进行了仿真,完成了8位模型计算机的整体实现11。

立即下载
用VHDL语言设计组合逻辑电路

实验4:用VHDL语言设计组合逻辑电路(熟悉用VHDL语言设计4位全加器的方法。首先创建一个1位全加器实体,然后例化此1位全加器4次,创建一个更高层次的4位加法器。1位全加器的VHDL语言描述见例4-45,4位加法器的VHDL语言程序如例4-46,P161-162。)

立即下载
用VHDL语言实现2PSK调制与解调

用VHDL语言实现2PSK调制与解调,是EDA的课程设计,内有源程序和课设报告

立即下载
VHDL :一位全加器的实现

VHDL :一位全加器的实现. 代码已经通过本人测试,结果正确。

立即下载
CD4511与数码管结合显示电路

使用CD4511驱动六个7段LED数码管来进行显示,LED采用的是动态扫描显示,使用三极管9015进行驱动。通过LED能够比较准确地显示时间。四个简单的按键实现对时间的调整。软件方面采用C语言编程。

立即下载
基于vhdl电子钟设计

使用VHDL语言设计的完整数字电子钟,可设置时分秒

立即下载
用VHDL语言编写的EDA设计程序(实现7人表决器)

用VHDL语言编写的EDA程序,用7个开关显示支持与否的表决器,里面有程序,还有所用芯片FPGA的管脚分配等内容。

立即下载
用VHDL语言控制流水灯

用VHDL语言实现流水灯的设计,在FPGA板子上跑出来

立即下载
基于FPGA用VHDL语言设计的60s计数器

基于FPGA用VHDL语言设计的60s计数器

立即下载
c语言实现电子时钟

c语言实现电子时钟

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

基于VHDL语言实现的电子钟设计

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: