+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates ;
+-------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; receiver|myfifo_u|scfifo_component|auto_generated|dpfifo|wr_ptr ; 4 ; 0 ; 0 ; 0 ; 4 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; receiver|myfifo_u|scfifo_component|auto_generated|dpfifo|rd_ptr_count ; 4 ; 0 ; 0 ; 0 ; 4 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; receiver|myfifo_u|scfifo_component|auto_generated|dpfifo|FIFOram|altsyncram1 ; 22 ; 0 ; 0 ; 0 ; 10 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; receiver|myfifo_u|scfifo_component|auto_generated|dpfifo|FIFOram ; 22 ; 0 ; 0 ; 0 ; 10 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; receiver|myfifo_u|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw ; 5 ; 0 ; 0 ; 0 ; 4 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; receiver|myfifo_u|scfifo_component|auto_generated|dpfifo|fifo_state ; 5 ; 0 ; 0 ; 0 ; 6 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; receiver|myfifo_u|scfifo_component|auto_generated|dpfifo ; 15 ; 0 ; 0 ; 0 ; 16 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; receiver|myfifo_u|scfifo_component|auto_generated ; 14 ; 0 ; 0 ; 0 ; 16 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; receiver|myfifo_u ; 14 ; 0 ; 0 ; 0 ; 16 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; receiver ; 7 ; 0 ; 0 ; 0 ; 40 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; transmitter|myfifo_u1|scfifo_component|auto_generated|dpfifo|wr_ptr ; 4 ; 0 ; 0 ; 0 ; 4 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; transmitter|myfifo_u1|scfifo_component|auto_generated|dpfifo|rd_ptr_count ; 4 ; 0 ; 0 ; 0 ; 4 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; transmitter|myfifo_u1|scfifo_component|auto_generated|dpfifo|FIFOram|altsyncram1 ; 20 ; 0 ; 0 ; 0 ; 8 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; transmitter|myfifo_u1|scfifo_component|auto_generated|dpfifo|FIFOram ; 20 ; 0 ; 0 ; 0 ; 8 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; transmitter|myfifo_u1|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw ; 5 ; 0 ; 0 ; 0 ; 4 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; transmitter|myfifo_u1|scfifo_component|auto_generated|dpfifo|fifo_state ; 5 ; 0 ; 0 ; 0 ; 6 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; transmitter|myfifo_u1|scfifo_component|auto_generated|dpfifo ; 13 ; 0 ; 0 ; 0 ; 14 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; transmitter|myfifo_u1|scfifo_component|auto_generated ; 12 ; 0 ; 0 ; 0 ; 14 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; transmitter|myfifo_u1 ; 12 ; 0 ; 0 ; 0 ; 14 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; transmitter ; 22 ; 0 ; 5 ; 0 ; 8 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
+-------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
Altera FPGA／CPLD设计 基础篇光盘资料
5星 · 超过95%的资源 需积分: 9 136 浏览量
2015-07-15
08:55:28
上传
评论 3
收藏 11.21MB ZIP 举报 
Altera FPGA／CPLD设计 基础篇光盘资料 （1763个子文件） 
_info 34KB _info 799B _info 799B _info 252B _info 144B chiptrip.acf 16KB chiptrip.acf 16KB chip_editor.acv 78B verilog.asm 1.09MB verilog.asm 1.09MB verilog.asm 1.09MB verilog.asm 727KB verilog.asm 727KB verilog.asm 677KB verilog.asm 677KB verilog.asm 667KB verilog.asm 667KB verilog.asm 667KB verilog.asm 595KB verilog.asm 595KB verilog.asm 500KB verilog.asm 500KB verilog.asm 494KB verilog.asm 494KB verilog.asm 275KB verilog.asm 275KB verilog.asm 243KB verilog.asm 243KB verilog.asm 217KB verilog.asm 217KB verilog.asm 199KB verilog.asm 199KB verilog.asm 181KB verilog.asm 181KB verilog.asm 168KB verilog.asm 168KB verilog.asm 155KB verilog.asm 141KB verilog.asm 141KB verilog.asm 141KB verilog.asm 134KB verilog.asm 134KB verilog.asm 132KB verilog.asm 132KB verilog.asm 130KB verilog.asm 130KB verilog.asm 125KB verilog.asm 125KB verilog.asm 116KB verilog.asm 116KB verilog.asm 106KB verilog.asm 90KB verilog.asm 89KB verilog.asm 89KB verilog.asm 89KB verilog.asm 83KB verilog.asm 83KB verilog.asm 83KB verilog.asm 76KB verilog.asm 76KB verilog.asm 76KB verilog.asm 76KB verilog.asm 75KB verilog.asm 75KB verilog.asm 75KB verilog.asm 72KB verilog.asm 69KB verilog.asm 69KB verilog.asm 67KB verilog.asm 67KB verilog.asm 66KB verilog.asm 66KB verilog.asm 65KB verilog.asm 65KB verilog.asm 60KB verilog.asm 60KB verilog.asm 55KB verilog.asm 48KB verilog.asm 48KB verilog.asm 48KB verilog.asm 48KB verilog.asm 46KB verilog.asm 46KB verilog.asm 46KB verilog.asm 45KB verilog.asm 45KB verilog.asm 45KB verilog.asm 45KB verilog.asm 45KB verilog.asm 44KB verilog.asm 44KB verilog.asm 44KB verilog.asm 44KB verilog.asm 42KB verilog.asm 42KB verilog.asm 42KB verilog.asm 42KB verilog.asm 41KB verilog.asm 41KB verilog.asm 41KB共 1763 条
- 1
- 2
- 3
- 4
- 5
- 6
- 18
资源评论
Aces2016-10-12知识在于分享，感谢
u0100982632017-10-26为什么下的资料中代码内容显示的是空字符- likun890906_fei2017-03-07知识在于分享，感谢免费分享
- kg11042017-02-06多谢楼主分享
