下载  >  操作系统  >  Solaris  > 2位BCD码加法器2

2位BCD码加法器2 评分:

23ssxc2位BCD码加法器2sssssss

...展开详情
2011-04-26 上传 大小:425KB
举报 收藏
分享
verilog 3:8译码器

嵌入式系统 关于3:8译码器用Verilog语言实现功能 利用quartus软件

立即下载
4位BCD码加法器的设计

ALU的设计与仿真—4位BCD码加法器的设计 本次的设计内容是ALU的设计与仿真—4位BCD码加法器的设计。

立即下载
用VHDL设计快速BCD码加法器.pdf

用VHDL设计快速BCD码加法器.pdf用VHDL设计快速BCD码加法器.pdf

立即下载
cpu(BCD码的加法)

cpu(BCD码的加法)

立即下载
数字逻辑bcd码加法器

数字逻辑课程作业 利用BCD码实现加法器

立即下载
计数范围为0~999的BCD计数器

计数范围为0~999的BCD计数器并在七段显示数码管上显示出来加法计数器的动作是,每次时钟脉冲信号CLK的上升沿到来时,计数器会将计数值加1。作为计数器还应该由一个使能端EN和清零端CLR:当使能端EN为高电平“1”时,计数器开始计数;当使能端EN为低电平“0”时,计数器停止计数;清零端CLR一般由同步清零和异步清零两种,当清零端CLR为高电平“1”时有效;反之无效。

立即下载
汇编语言,加法计算器,

汇编语言编写的加法计算器, 一个汇编程序写的加法计算器 ;在汇编下写加减程序不是你想像的那么简单,其中涉及到Ascii字符码转BCD数,然后将计算结果(BCD数)又轮换成Ascii字符码的问题,而且处理输入子过程也是一个十分讲究的地方,

立即下载
CD4518同步加法计数器(中文资料)

CD4518同步加法计数器(中文资料) pdf

立即下载
实验八_8421码检测电路的设计 实验报告答案

实验八_8421码检测电路的设计 实验报告答案

立即下载
EDA技术实用教程(第三版)答案

用74283 加法器和逻辑门设计实现一位8421BCD 码加法器电路,输入输出均是BCD 码,CI 为 低位的进位信号,CO 为高位的进位信号,输入为两个1 位十进制数A,输出用S 表示。 解:如果二进制的和大于9,需要再加上6 来补成BCD 码

立即下载
EDA上机考试程序汇

使用VHDL语言编写,在ISE运行环境下实现了EDA上机考试的五个程序并进行了相应的仿真 其中包括8为BCD码加法器 多数表决器,计数器,移位寄存器,序列检测等

立即下载
用汇编语言实现两个4位十进制数相加

代码中是设x=1234;Y=5678.最终将两BCD码X+Y的和保存在SUM变量之中(结果在附加段,请自行用debug查看)

立即下载
中南大学信息院《数字电子技术基础》2

中南大学信息院《数字电子技术基础》 期终考试试题(110分钟)(第二套) 一、填空题:(每空1分,共16分) 1.逻辑函数有四种表示方法,它们分别是( )、( )、( )和( )。 2.将2012个“1”异或起来得到的结果是( )。 3.目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是( )电路和( )电路。 4.施密特触发器有( )个稳定状态.,多谐振荡器有( )个稳定状态。 5.已知Intel2114是1K* 4

立即下载
基于EDA技术的数据采集控制系统设计.pdf

[摘 要] 数据采集和控制系统是对生产过程或科学实验中各种物理量进行实时采集、测试和反馈控制的闭环系统。它在工业控制、军事电 子设备、医学监护等许多领域发挥着重要作用。本设计用 CPLD/ FPGA 芯片、ADC0809 芯片、键盘及七段显示器共同构成数据采集控制 系统,用VHDL语言进行各模块程序设计并在开发系统 QUAR TUSⅡ下进行编译仿真。待编译仿真正确通过后将程序下载于 CPLD/ FP- GA芯片中,以实现对A/ D 转换、数据运算、键盘输入以及数据显示的控制。设计概括如下:1) 设计ADC0809 模数转换的控制程序,将 系统按一定速率采集到

立即下载
vhdl的组合时序逻辑及转化类型设计

基于vhdl的时序逻辑,组合逻辑,及数据类型转化的程序 寄存器,计数器,锁存器,比较器,收发器,译码器,选择器,编码器,表决器,加法器,译码器,总线,二进制到bcd码格雷码的转换,无符号到整型的转化,及位矢量的转化

立即下载
编程卓越之道:卷一/二

目录回到顶部↑1 编写卓越代码须知. 1.1 编程卓越之道系列 1 1.2 本卷内容 3 1.3 本卷所做的假设 5 1.4 卓越代码的各项特征 6 1.5 本卷涉及的环境 7 1.6 获取更多信息 8 2 数值表示 2.1 什么是数 10 2.2 计数系统(Numbering System) 11 2.2.1 十进制位值计数系统 11 2.2.2 进制(基数) 12 2.2.3 二进制计数系统 13 2.2.4 十六进制计数系统 15 2.2.5 八进制(基数为8)计数系统 18 2.3 数/字符串转换 19 2.4 数的内部表示 21 2.4.1 位(bi

立即下载
基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例

包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过,能够正确运行和仿真。

立即下载