没有合适的资源？快使用搜索试试~
我知道了~
文库首页
开发技术
其它
IEEE754浮点数加法器
IEEE754浮点数加法器
IEEE754
5星
· 超过95%的资源
需积分: 44
63 下载量
159 浏览量
2009-03-09
10:36:15
上传
评论
1
收藏
4KB
V
举报
温馨提示
立即下载
IEEE754的浮点数加法器，谢谢大家的使用，是个很好的离子
资源推荐
资源评论
基于IEEE754标准的浮点乘法器
浏览：163
4星 · 用户满意度95%
本设计是基于fpga的浮点乘法器设计，两个浮点数用ieee754标准表示，程序采用的verilog语言
IEEE754 浮点数计算器
浏览：47
4星 · 用户满意度95%
IEEE754 浮点数计算器 。。。。。。。。。。。。。。。。。。。。。。。
浮点加法器
浏览：179
浮点加法器，基于FPGA浮点加法器的设计，是全英文的，有能力或者有兴趣的可以去看看
IEEE754浮点数计算程序
浏览：64
4星 · 用户满意度95%
分享自己收藏的IEEE754浮点数计算程序
32位IEEE-754浮点加法器设计
浏览：161
5星 · 资源好评率100%
完整的32位浮点加法器设计DESIGN OF SINGLE PRECISION FLOAT ADDER (32-BIT NUMBERS) ACCORDING TO IEEE 754 STANDARD USING VHDL
Verilog 浮点数加法器
浏览：73
4星 · 用户满意度95%
利用verilog，以IEEE754标准实现浮点数加法
32位浮点数加法器verilog
浏览：128
5星 · 资源好评率100%
32位浮点数加法器 也算是减法器 其中32位浮点数用的是IEEE 754标准表示的 根据别人的改写的 有问题欢迎大家指出 信号定义不是很完整 verilog编写的
浮点数加法c++代码
浏览：26
4星 · 用户满意度95%
关于大浮点数加法的c++代码，POJ上的原题
加法器的C语言源代码
浏览：79
5星 · 资源好评率100%
加法器的C语言源代码，已经可以运行了，包括建好的工程，很实用！
C++实现浮点数精确加法
浏览：84
5星 · 资源好评率100%
主要为大家详细介绍了C++实现浮点数精确加法，文中示例代码介绍的非常详细，具有一定的参考价值，感兴趣的小伙伴们可以参考一下
IEEE754 浮点数 小工具
浏览：40
5星 · 资源好评率100%
用来在桌面上计算IEEE754各种浮点类型数值同二进制字节之间的转换. 方便片上系统作显示/协议换算. 帮助里有联系方式, 需要源码的可以直接联系我.
IEEE754浮点数
浏览：145
详细讲解了IEEE754标准对浮点数的定义，很专业，值得拥有。
浮点数与IEEE754的转换
浏览：102
4星 · 用户满意度95%
因为要做一个MODBUS通讯的项目，在通讯要将仪表发来的数据转换成浮点数，又要将浮点数转换为 IEEE754的二进制表式形式发出去。网上查了很多都是一大段一大段的，但我认为这个是最简单明了的。 希望对做类似项目的人一点小小的帮助。
IEEE754浮点数乘法设计
浏览：150
IEEE754浮点数乘法设计，针对IEEE754标准，使用C语言对IEEE754浮点数表示和乘法计算过程进行了还原，编译器和IDE分别为GC++和DEV c++。
IEEE754浮点数转换软件
浏览：10
3星 · 编辑精心推荐
能查看浮点数内部存储和读取方式，HEX转DOUBLE DOUBLE转HEX
Verilog HDL语言，IEEE标准64位全精度大位宽有符号浮点数加法器
浏览：21
Verilog HDL语言，IEEE标准64位全精度大位宽有符号浮点数加法器，第64位存储正负号，第56位到63位存储小数点，剩余的都是有效数字，文件内附激励文件，代码简单易懂，附有注释。Verilog HDL（简称 Verilog ）是一种硬件描述语言，用于数字电路的系统设计。可对算法级、门级、开关级等多种抽象设计层次进行建模。 Verilog 继承了 C 语言的多种操作符和结构，与另一种硬件
logisim实现的浮点加法运算器
浏览：30
使用logisim实现的浮点数加法/减法运算器, 可以使用logisim直接打开, 直接可运行, 是我的计算机组成原理的大作业之一.
浮点数的加法(6级流水，浮点数格式符合IEEE754标准)verilog源码.rar
浏览：40
module fadd( input clk, input sub, input [31:0] a, input [31:0] b, output [31:0] r ); wire sa; wire [7:0] ea; wire [22:0] fa; assign sa = a[31]; assign ea = a[30:23]; assign fa = a[22:0]; wir
单精度浮点数加法器FPGA实现——（异号相加）
浏览：169
在上一篇博客单精度浮点数加法器FPGA实现——（同号相加）中笔者介绍了单精度浮点数同号相加的FPGA逻辑实现，本次笔者将继续介绍异号相加的逻辑，下面给出verilog代码： module FP_ADD_diff_oper //不同符号的浮点数据相加 ( input wire MAIN_CLK, input wire [31:0] a, input wire [
IEEE 754转换工具
浏览：23
4星 · 用户满意度95%
非常好用，并且无需手动加空格，工具会自动分析并添加空格，总之使用很方便
IEEE754标准的32位浮点数
浏览：121
5星 · 资源好评率100%
之所以再次提起32位浮点数，是因为在今天交接工作过程中想到一年前在调试双口RAM过程中遇到的一个问题，当年在兴奋的解决掉这个问题之后，又迫不及待的赶进度，以至于当时的调试笔记没有做好，现在想到这个问题还要从新记录，感觉真的好囧。。白白做了一次无用功，所以后来一直保持着学会总结的习惯，避免今后再做这些无用功。。
Multisim加减法计算器
浏览：127
Multisim加减法计算器，能够实现30进制的加减法计数，并且一键切换加减法
加法器multisim仿真
浏览：129
4星 · 用户满意度95%
利用multisim 仿真实现对加法器的设计，通过小灯的亮灭来观察数字的累加
IEEE754浮点数转换
浏览：83
IEEE754浮点数和十六进制数的相互转换，非常好。有利于初学者学习
深入浅出浮点数IEEE754
浏览：184
浮点数（Floating Point Number）计算机系统中用于表达实数或者说小数的一种方式。由于其表达方式的原因，产生了围绕浮点数的许多常见问题。最典型的就是"为什么我的浮点运算的结果和想象的不同"，即浮点数精度损失问题。本文将回避关于浮点数枯燥的数值计算理论，基于 Java 平台的浮点数支持（当然，也适用于其它绝大部分编程语言），尽可能深入浅出的介绍浮点数的基本知识，和常见问题产生的原因。
浮点数IEEE754标准
浏览：27
3星 · 编辑精心推荐
2008-IEEE754浮点数标准文件，英文版本 共11章节，包含浮点数格式、运算等
IEEE浮点数标准IEEE754
浏览：28
5星 · 资源好评率100%
全面介绍了IEEE浮点数标准协议，对于需要做浮点数处理的很有帮助。
IEEE754浮点数与十六进制数转换器
浏览：98
4星 · 用户满意度95%
Qt写的IEEE754浮点数与十六进制数转换器。这是exe程序，没有网站在线转换的好，在没网的时候可以用这个
IEEE-754标准浮点数算术运算课程英文笔记
浏览：42
3星 · 编辑精心推荐
Lecture Notes on the Status of IEEE Standard 754 for Binary Floating-Point Arithmetic
IEEE754转浮点数代码
浏览：155
大二上计算机基础实验的Linux下环境下的c语言代码,编写一个IEEE754标准浮点数转十进制程序。输入一个IEEE754标准浮点数，输出一个有符号的十进制数。
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
huikong2013
2014-09-16
不错，值得好好研究一番
jimodhuaer
2012-03-28
写的太好了 结构十分清楚，尤其是标准化的部分好好学习了！！
cjc509
粉丝: 0
资源:
1
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
sfserytvbjngy
第十六届“华中杯”大学生数学建模挑战赛.txt
第十六届“华中杯”大学生数学建模挑战赛.txt
三次样条插值的具体介绍.doc
作业 第三章 栈和队列 顺序存储结构和链式存储结构
test 00000000000000
百度api的具体介绍.doc
http的具体介绍.doc
统一响应数据的完整案例的三层架构实现
PS-300b 花样机线路
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
