FPGA 数字时钟

所需积分/C币:49 2018-04-12 11:15:59 3.77MB ZIP
0
收藏 收藏
举报

用verilog 编写的一个数字时钟例程,可以实现24小时计数,还有闹钟报警、校时、校分等功能,程序简单易懂,亲测可行

...展开详情
立即下载 低至0.43元/次 身份认证VIP会员低至7折
一个资源只可评论一次,评论内容不能少于5个字
为了将来咯 用的芯片不一样...而且没看到闹钟的输出信号
2018-12-22
回复
上传资源赚积分or赚钱
    最新推荐