没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
Verilog HDL 8bit 超前进位加法器
Verilog
HDL
所需积分/C币: 50
浏览量·258
RAR
3.85MB
2013-09-23 15:45:23 上传
身份认证 购VIP最低享 7 折!
立即下载
开通VIP(低至0.43/天)
送1年+99次下载
评论
收藏
举报
共125个文件
cdb:14个
hdb:10个
rpt:7个
基于FPGA的Verilog HDL编写,已通过仿真和实验平台验证
资源推荐
资源详情
资源评论
收起资源包目录
Verilog HDL 8bit 超前进位加法器
(125个子文件)
add8clk.pof
512KB
add8clk.fit.smsg
567B
add8clk.v
301B
add8clk_tb.v
563B
add8clk.qws
48B
共 125 条
1
2
3
4
5
6
25
四位超前进位加法器Verilog HDL
5星 · 资源好评率100%
四位超前进位加法器包括代码,输出值,输出波形,心得体会等。
4bit先行进位加法器设计(Verilog)
4bit先行进位加法器设计 相较于传统的串行进位加法器来说,先行进位加法器拥有更低得门延迟:对16位串行进位加法器来说,需要16个全加器串联而成,每级全加器的进位输出Cout作为下一级全加器的输入Cin,这样的到C16...
超前进位加法器verilog代码
4bit超前进位加法器(CLA)源代码,用组合逻辑实现
verilog在FPGA上实现超前进位加法器
3星 · 编辑精心推荐
用verilog在FPGA上实现超前进位加法器。
32位超前进位加法器设计verilog
32位超前进位加法器设计verilog 分成几个部分啊
VERILOG 实现的4位超前进位加法器
VERILOG 超前进位加法器 加法器 速度较快
4Bit超前进位加法器门级电路设计与仿真
采用门级电路实现4位超前进位加法器,文档含有门级电路图设计,代码以及仿真截图
bit_32_adder超前进位加法器
这是一个用VERILOG编写得超前进位加法器,比串行进位速度快的多,方便初学者借鉴、参考。
超前进位加法器设计(参考资料).doc
超前进位加法器verilog代码 verilog代码 , 超前进位
数字电路课程设计之超前进位加法器.doc
使用Verilog语言实现四位超前进位加法器设计,并使用Quartes编写程序,使用modelsin进行仿真验证设计
8 位超前进位加法器
8 位超前进位加法器
16位超前进位加法器
4星 · 用户满意度95%
eetop.cn_Verilog 实现一个16位超前进位加法器.对初学者是十分有帮助的
4位超前进位加法器的数据流建模
代码准确可靠。4位超前进位加法器的数据流建模。利用Verilog HDL数据流建模方法建立4位超前进位加法器,并完成仿真和综合
Wallace+16位超前进位加法器.zip
基于Verilog代码实现的Wallace树8*8乘法器+16位超前进位加法器
4位超前进位加法器的数据流建模+层次建模
4位超前进位加法器的数据流建模+层次建模,有测试文件,定义两个辅助函数:进位生成函数,进位传递函数。通常把实现上述逻辑的电路称为进位生成/传递部件 。CLA加法器由“进位生成/传递部件”、“CLA部件”和“求和...
8位超前进位加法器的数据流建模+层次建模
参考4位超前进位加法器的8位超前进位加法器数据流建模+层次建模,试用Verilog HDL对其进行建模,有测试文件,代码准确无错。
VERILOG实现的 超前进位加减法器
VERILOG实现的 超前进位加减法器 速度较快
32位进位选择加法器
5星 · 资源好评率100%
verilog HDL 32位选择进位加法器 (快速加法器)
串口助手工具合集.zip
4星 · 用户满意度95%
收集整理常用的一些串口工具,比如串口波形显示,modbus协议调试,串口多条发送等各种功能软件。
8位全加器用8个全加器做的
8位全加器用8个全加器做的,vhdl程序,包括了整个工程文件
verilog写的8位加法器
5星 · 资源好评率100%
verilog写的8位加法器,测试可用,完整程序,立马验证
verilong语言8位全减器
8位全减器,verilong8位全减器8位全减器8位全减器8位全减器8位全减器8位全减器8位全减器
Vivado license 永久
4星 · 用户满意度95%
2018.3测试可用,各种IP超级齐全,测试了srio可用,Jesd等IP均显示正常,理论上所有版本应该都支持,大家下来看看。
32位超前进位加法器(Verilog)
4星 · 用户满意度95%
32位超前进位加法器(Verilog HDL),由8个四位超前进位生成。
史上最全的张飞实战电子学习资料.zip
5星 · 资源好评率100%
张飞最全硬件学习笔记,还有自己各种整理出来的文档,很适合学习硬件的初学者
华为_2020数字IC笔试_绝密.7z
参加了2020届的秋招,总共面试了12个公司,全部拿到OFFER。文档包括我在秋招过程中的经验、以及各个公司笔试题和相关数字IC学习资料
8位带符号二进制加法器(verilog)
设计带符号位的 8 位加法器电路,每个加数的最高位为符号位,符号位‘1’ 表示-,符号位‘0’表示+
jQuery权威指南 高清完整.pdf版下载
5星 · 资源好评率100%
全书一共分为11章,首先以示例的方式对jquery做了全局性的介绍,以便于为读者建立jquery的大局观,这对初学者尤为重要;其次详细讲解了 jquery的各种选择器、jquery操作dom的方法、jquery中的事件与应用、jquery中的动画和特效、ajax在jquery中的应用,以及各种常用的jquery插件的使用方法和技巧,所有这些知识点都配有完整的示例(包括需求分析、代码实现和结果展示三
使用Verilog编写的由半加器构成的16位全加器
5星 · 资源好评率100%
综述:使用Verilog编写的由半加器构成的16位全加器。 该16位的全加器采用结构化设计,由4个4位的全加器构成;4位全加器由4个1位的全加器构成;1位全加器由2个半加器和1个与门构成。 上述文件包含所有的源代码。 以上为个人所写,供大家学习参考使用。
张飞硬件1~20部+笔记完整版百度网盘链接.txt
张飞硬件1~20部视频+笔记完整版
评论
收藏
举报
立即下载
开通VIP(低至0.43/天)
送1年+99次下载
资源评论
评论
cforever_19920216
粉丝: 0
资源:
1
私信
前往需求广场,查看用户热搜
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
已下载
下载帮助
看过该资源的人还看了
四位超前进位加法器Verilog HDL
4bit先行进位加法器设计(Verilog)
超前进位加法器verilog代码
verilog在FPGA上实现超前进位加法器
32位超前进位加法器设计verilog
VERILOG 实现的4位超前进位加法器
4Bit超前进位加法器门级电路设计与仿真
bit_32_adder超前进位加法器
超前进位加法器设计(参考资料).doc
数字电路课程设计之超前进位加法器.doc
YOLOV5训练数据集
YOLOV5口罩检测数据集+代码+模型 2000张标注好的数据+教学视频.zip
YOLOV5火灾检测数据集+代码+模型 2000张标注好的数据+教学视频
精品专辑
内容简介:add8clk.pof add8clk.fit.smsg add8clk.v add8clk_tb.v add8clk.qws
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功