下载 >  课程资源 >  嵌入式 > 五级流水线CPU VHDL代码实现

五级流水线CPU VHDL代码实现 评分:

这是模拟MIPS机的五级流水线而设计的用VHDL代码实现的CPU。该运行环境是QUART||
2012-11-21 上传大小:1.47MB
立即下载 开通VIP
分享
收藏 (1) 举报

评论 共11条

weixin_38816166 很不错,值得学习
2018-03-05
回复
bongbongyy 棒棒的,值得学习
2018-03-02
回复
xuel0532 内容不少,值得下功夫学习
2015-09-30
回复
u010101571 跟我们要求的思路 不一样 感觉比我们的难~我是没怎么看。。。
2015-04-07
回复
u010200909 用来参考十分不错,学习一下
2015-04-07
回复
shenmeqingkuang5 文档还不错
2014-04-22
回复
jianmodesjjun 看不大懂,要是能有说明就好了
2013-12-29
回复
u012884354 不错的东西 有文档有说明 关键救了我一把
2013-11-19
回复
qihongshuo3 很不错了,要是有文档说明就更好了
2013-07-05
回复
u011282210 不错, 资源很全,值得大家学习
2013-07-02
回复
verilog实现的五级流水简易CPU(带板极验证)
NCO vhdl语言实现流水线设计

调通平台quartus2 拿来就可以用 非常方便 非ip核 流水线设计

立即下载
《计算机组成与设计》阅读笔记——流水线CPU的设计
MIPS五级流水线CPU(verilog实现)

计算机组成原理课程实验:一个MIPS五级流水线CPU 内含全部源代码和实验文档,verilog实现,开发平台为ISE

立即下载
CPU五级流水线verilog源代码

使用了verilog写的五级流水线。处理过了hazard,还有stall。

立即下载
五级流水线MIPS指令集cpu设计,verilog语言,通过modelsim与ISE并下载FPGA验证(计算机组成原理)

五级流水线MIPS指令集cpu设计,verilog语言,通过modelsim与ISE并下载FPGA验证(计算机组成原理)

立即下载
五级流水线CPU完整设计(包括control hazard和data hazard处理)

建议师弟师妹们还是要自己写,完整地理解好CPU设计的思路,不要直接在网上找到就抄。http://blog.csdn.net/c602273091/article/details/35883557 大家可以到师兄博客看一下hazard解决的思路分析。

立即下载
MIPS五级流水线baseline代码

这是一个关于32位MIPS处理器的五级流水线baseline代码,实现了一条ori指令。并附有模块的互联图。大家可以根据baseline代码往里添加指令。

立即下载
组原课设 5段流水线CPU

华科组原课设,在logisim平台实现单周期CPU,5段流水线,理想流水线,插气泡和数据重定向处理各种冲突,包含老师给的各种测试案例和运行结果,以及各种故障处理。包括任务书和mips指令集

立即下载
基于MIPS指令集的32位CPU设计与Verilog语言实现_流水线CPU

用Verilog语言设计的流水线CPU,资源里包含了源代码及流水线CPU结构图,与大家分享下。

立即下载
mips 五级流水线 带转发 带汇编代码 带二进制文件 带使用说明

mips 五级流水线 带转发 带汇编代码 带二进制文件 带使用说明

立即下载
多周期CPU设计实现(仿真)

使用Verilog语言对多周期CPU进行仿真设计,其中有实验原理、实验设计、实验代码等。

立即下载
8 位 CPU vhdl实现(含全部源代码)

我是2014级复旦的研究生。这是一个8位的CPU设计VHDL实现。本CPU基于RISC架构,实现了cpu的基本功能如:加减乘除运算,跳转等。此外,里面有一个17位的ROM区,是存储指令的。你可以写出一段17位的指令代码,并放入ROM区,该CPU即可自动运行出结果。压缩包里是源代码和我们当时的设计要求。本源代码的最后调试时在地址0--17是放入的斐波纳契数字(Fibonacci Numbers)指令。通过modelsim仿真即可看到结果。

立即下载
基于vhdlcpu设计

基于vhdl的cpu设计,使用quartus2编写的,有详细的设计代码和说明文档,以及使用的说明实例

立即下载
一个简单的CPU(VHDL实现)

Qomputer文件夹下是最终的工程,COMPUTER文件夹下是各个部件的调试及实现,另附上报告一份,方便读者阅读

立即下载
北邮计组TEC-8标准控制器VHDL代码

北邮小学期的标准控制器代码去除了中断相关的指令,基于TEC-8实验箱

立即下载
基于logisim的五段流水线设计

基于logisim的流水线设计,有原理图和实验报告,仅供参考。

立即下载
多周期五段流水线MIPS CPU

实现了五段流水线的MIPS CPU,代码分模块书写,内容详尽,代码易读

立即下载
32位CPU Verilog 代码

32位的cpu verilog 源码,希望对开发cpu架构的硬件工程师有所帮助。

立即下载
非流水CPU VHDL文件

非流水CPU VHDL文件 QuartusII

立即下载
img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

五级流水线CPU VHDL代码实现

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
3 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

若举报审核通过,可返还被扣除的积分

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: