没有合适的资源？快使用搜索试试~
我知道了~
文库首页
行业
嵌入式
高速视频系统中一种异步FIFO缓冲设计
高速视频系统中一种异步FIFO缓冲设计
FIFO
SDRAM
需积分: 11
9 下载量
12 浏览量
2014-06-05
19:49:11
上传
评论
1
收藏
264KB
PDF
举报
温馨提示
立即下载
高速视频系统中一种异步FIFO缓冲设计, 可以了解 关于 ddr 的异步 fifo的设计。
资源推荐
资源评论
基于DDR3的大容量FIFO的设计与验证
浏览：166
开发基于ddr3的大容量FIFO的设计，能用于数据量缓存应用
一种新型异步FIFO的设计
浏览：124
摘要：本文详细说明了一种新型异步FIFO的设计方法。该异步FIFO的宽度为8位，深度为16，支持深度为1的buffer模式。水位可编程。它具有四种FIFO状态，对于DMA和中断的支持非常有用。 关键词： 异步FIFO；水位；Verilog 引言 FIFO (先入先出队列)是一种在电子系统中得到广范应用的器件。FIFO可以分为同步FIFO和异步FIFO。同步FIFO只在一个时钟域里工作，比较简
一种异步FIFO的设计方法
浏览：99
异步FIFO是FPGA开发中处理异步时钟域的不可缺少的技术，好的设计方法，能大大提高系统的稳定性。
高速异步FIFO的设计与实现
浏览：151
本文根据实际工作的需要．给出了一种利用片内RAM构造FIFO器件的设计，重点强调了设计有效．可靠的握手信号FULL和EMPTY的方法。并在LATTICE公司的FPGA芯片LFXP2-5E上实现。
一种基于ASIC的高速异步FIFO设计
浏览：2
分析了异步FIFO的结构和关键技术，在与利用格雷码作为异步FIFO指针编码对比的基础上，提出了一种采用移位码编码方式的FIFO，不仅减小了亚稳态出现的概率，也简化了电路结构，降低了电路面积和功耗，在此基础上也缩短了电路的关键路径，工作频率明显提升。根据仿真和综合结果显示，本文设计的FIFO工作性能稳定可靠。
异步FIFO，Verilog源码
浏览：30
异步FIFO，Verilog源码实现异步FIFO，异步FIFO的原理,
论文研究-一种实现高速异步FIFO的FPGA方法.pdf
浏览：167
提出了一种在FPGA内实现高速异步FIFO的方法，该方法针对不可能产生满信号的高频系统，通过省略“满”信号产生模块和多余的存储器位深来简化常规的FIFO模块，而只保留“空”信号产生模块。仿真和综合设计结果表明，...
异步FIFO设计思路指导
浏览：201
在大规模ASIC或FPGA设计中，多时钟系统往往是不可避免的，这样就产生了不同时钟域数据传输的问题，其中一个比较好的解决方案就是使用异步FIFO来作不同时钟域数据传输的缓冲区，这样既可以使相异时钟域数据传输的时序...
异步fifo的设计文档
浏览：151
异步fifo的设计文档 对于初学verilog的同学可以参考一下规范的 verilog代码技术规范
一种高可靠性高速可编程异步FIFO的设计
浏览：9
基于一款国产FPGA芯片的研发，提出了一种具有高可靠性、高速及可编程性的异步FIFO电路结构。通过增加近空满示警阈值和近空满状态位的方式用以提高异步FIFO的可编程性，同时内部通过使用格雷码指针进行比较的结构用以提高电路的可靠性。并在此基础上，提出了一种新的空满判断标准，使系统速度和逻辑利用率得到了进一步的提升。基于UMC 28 nm标准CMOS工艺，采用全定制方法进行电路设计。仿真结果表明，提出
一种实现高速异步FIFO的FPGA方法.pdf
浏览：147
一种实现高速异步FIFO的FPGA方法.pdf
基于DDR2SDRAM的高速大容量异步FIFO的设计与实现
浏览：189
基于DDR2SDRAM的高速大容量异步FIFO的设计与实现
基于DDR2 SDRAM的高速大容量异步FIFO的设计与实现
浏览：169
为了解决高速实时系统中海量数据的缓存问题，提出了一种基于DDR2 SDRAM的高速大容量异步FIFO的设计方案。
基于Verilog HDL的异步FIFO设计与实现
浏览：70
4星 · 用户满意度95%
基于Verilog HDL的异步FIFO设计与实现
异步FIFO结构的设计
浏览：10
异步FIFO结构的设计，fpga设计fpga设计fpga设计fpga设计fpga设计fpga设计fpga设计fpga设计
基于SOC异步FIFO的设计与形式验证_张波.caj
浏览：188
基于SOC异步FIFO的设计与形式验证_张波.caj
基于FPGA的异步FIFO设计
浏览：43
适用于利用FPGA设计高速异步FIFO的设计方案
同步异步FIFO设计
浏览：119
5星 · 资源好评率100%
同步异步FIFO设计，采用双端口RAM，内涵源代码及其注释
RFID技术中的高速异步FIFO的设计与实现
浏览：189
摘要：本文主要研究了用FPGA芯片实现异步FIFO的一种方法。通过对FPGA芯片内部EBRSRAM的深入研究．提出了一种利用格雷码对地址进行编码的异步FIFO设计方案。实践证明．增加了系统可靠性和应用灵活性。 引言 现代集成电路芯片中，随着设计规模的不断扩大．一个系统中往往含有数个时钟。多时钟带来的一个问题就是，如何设计异步时钟之间的接口电路。异步FIFO(First In First
单片机与DSP中的一种异步FIFO的设计方法
浏览：104
摘要：使用FIFO同步源自不同时钟域的数据是在数字IC设计中经常使用的方法，设计功能正确的FUFO会遇到很多问题，探讨了两种不同的异步FIFO的设计思路。两种思路都能够实现功能正确的PIFO。 关键词：异步FIFO 握手 同步 二进制 格雷码本文所研究的FIFO，从硬件的观点来看，就是一块数据内存。它有两个端口，一个用来写数据，就是将数据存入FIFO；另一个用来读数据，也就是将数据从FIF
一种基于格雷码的异步FIFO设计与实现
浏览：15
3星 · 编辑精心推荐
介绍了在实现异步及其在跨时钟域逻辑设计中的应用, 并利用码作异步指针的方法。
一种基于音频解嵌的异步FIFO设计及FPGA实现
浏览：8
介绍了一种针对音频解嵌中的音频帧输出而采用的特定异步FIFO的设计。重点阐述了针对这一特定情况需要考虑到的FIFO深度及读写指针复位控制以及利用读写地址格雷码对FIFO的空、满标志信号的产生电路进行逻辑设计，用Verilog HDL硬件描述语言对电路进行RTL级设计，并使用Modelsim进行功能仿真，最后通过FPGA进行验证。
基于FPGA异步FIFO设计完整报告
浏览：175
基于FPGA异步FIFO设计完整报告，发送 接收模块
一中异步fifo设计与优化
浏览：171
很好的一个异步fifo设计，并简单介绍了亚稳态问题，并提出了解决的办法，对于初学者来说，很有用，希望能给大家帮助
异步FIFO结构及FPGA设计
浏览：131
4星 · 用户满意度95%
异步FIFO结构及FPGA设计 异步FIFO结构及FPGA设计 异步FIFO结构及FPGA设计
基于verliog的 异步fifo设计
浏览：22
4星 · 用户满意度95%
基于verliog的异步fifo设计，利用verliog编写，经过自己测试，可以放心使用
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
qq_807315755
粉丝: 478
资源:
28
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
基于51单片机的自动浇花设计论文
客服机器人需要的数据集，包括order、ware、user，测试集和开发集
用0到9生成十位数的所有排列组合(java代码).docx
模仿魔慢相机的人脸监测选择ios组件
STM32F103C8T6模拟IIC控制4针0.96寸OLED显示屏已测
Chromeextent_paly.zip
【2023年全国职业技能大赛“信息安全与评估”赛项】任务4-Linux内存取证WP+靶场环境
基于51单片机数字电压表的设计(PCB+原理图+仿真+论文+代码)
Python3源码开心麻花影视作品分析程序
小树苗盐城0000000
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
