软件编译环境：Quartus Primer 18.1
SPWM 调制方式为单极性调制
模块说明：
系统整体分为 5 个部分：
1.SPWM_top
该模块为系统的顶层模块，不做任何逻辑只用，只用来将各个底层模块进行例化以及
连线。
2.SPWM_RATE
该模块为占空比产生模块，每个开关周期产生一个对应的占空比作为方波发生模块的
输入。
该模块的输入信号有三个：
clk（时钟信号）；
rst_n（复位信号，低电平有效）；
en（使能信号，仅当 en 信号为高电平时，该模块才进行工作）。
输出信号有一个：
D（占空比）。
逻辑原理：
设正弦波信号为 y=sin(2π·50t)（50Hz 的单位正弦波），将其一个半波分为 500 份（开
关周期为 0.01s/500=2×10
-5
s，开关频率为 50KHz），然后采取等面积原理计算每一份的相应
的占空比：
T =1/50=0 . 02 s
k第 块面积：
S
k
=
∫
T /2
500
(k −1)
T /2
500
k
sin(100 πt )dt
S
k
=
1
100 π
(cos(100 π
T /2
500
( k−1 ))−cos (100 π
T /2
500
k ))
d=
S
k
T /2
500
其中 d 表示占空比。由于 FPGA 的系统时钟使用的是 50MHz，即一个周期是 20ns，开
关周期为 2×10
-5
s，为 1000 个时钟周期。那么：
D=d⋅1000
其中 D 代表相应占空比 d 对应多少个时钟周期。然后将 500 个 D 的值都存储于 ROM 中，
每隔一个开关周期读取一个 D 的值，然后输出。
3.PWM
该模块为方波发生模块，接收到 SPWM_RATE 模块产生的 D 的值，然后生成相应的方
波信号。
该模块的输入信号有 4 个：
clk（时钟信号）；
rst_n（复位信号）；
en（使能信号）；
D（占空比）。
该模块输出信号有一个：
