1,首先安装软件。记下路径，好进行解密
2，COPY 授权文件到安装目录，解密完毕。
3，首先实验一个将VHDL 转成VERILOG的实验。
4，我们再试验一个将VERILOG转换成VHDL的实验。就用已经生成的VERILOG文件。
5，output 下拉菜单选择BOTH。
6，使用这类的EDA软件最好在路径中不能包含中文。
7，这个软件可以用来学习两种语言。尤其是知道了一种学另外一种的时候很有效。
8，我发现这个软件只能转换单文件。或者有这个功能没有学会使用出来。
9，BEST WISHES BYE ：）
(WIN7系统下无法运行，问题待解决，只有在XP系统下可以)
(X_HDL)vhdl与Verilog可以互相转化的软件_3.2.3
需积分: 50 173 浏览量
2014-05-29
10:01:47
上传
评论
收藏 6.91MB RAR 举报
(可用_XP系统)(X_HDL)vhdl与Verilog可以互相转化的软件_3.2.37.rar （13个子文件） 
(X_HDL)vhdl与Verilog可以互相转化的软件 X_HDL 
xhdl安装使用过程.exe 3.95MB v2v verilog_result vhdl_result 
jtag_logic.vhd 10KB .xhdl3.comp.xref 10KB .xhdl3.comp.xref 6KB .xhdl3_data jtag_logic.symb 9KB jtag_logic.code 2KB .xhdl3.xref 228B jtag_logic_s.v 9KB blaster_logic.vhd 7KB .xhdl3.xref 227B
操作过程.txt 437B
X-HDL_v3.2.37.zip 3.78MB 操作过程.txt 493B资源评论
