根据状态图写VHDL状态机 EDA实验报告 杭州电子科技大学

所需积分/C币: 33
浏览量·393
DOC
139KB
2010-05-23 23:51:40 上传
身份认证 购VIP最低享 7 折!
abc519516
  • 粉丝: 4
  • 资源:
    66
前往需求广场,查看用户热搜
上传资源 快速赚钱
精品专辑
内容简介:《EDA 技术》实验报告实验名称:例 8-4 根据状态图写 VHDL 状态机姓名: 班级: 学号: 实验日期:指导教师:一、实验设计要求根据图 8-14(a)所示的状态图,分别按照图 8-4(b)和图 8-14(c)写出对应结构的 VHDL 状态机。 二、设计原理电路结构图或原理图三、实验程序程序 1: VHDL 源程序代码LIBRARY IEEE;--USE IEEE.STD_LOGIC_1164.ALL;ENTITY MOORE1 IS PORT (ina :IN STD_LOGIC_VECTOR(2 DOWNTO 0); CLK,RESET : I...