mulitisim三路抢答器+详细文档说明.zip

1.锁存器74LS373 74LS373是三态输出的八D锁存器。1 脚是输出使能(OE),是低电平有效。当1 脚是高电平时,不管输入3、4、7、8、13、14、 17、18 如何,也不管11 脚(锁存控制端,G)如何,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、 15(Q5)、16(Q6)、19(Q7)全部呈现高阻状态(或者叫浮空状态); 当1 脚是低电平时,只要11 脚(锁存控制端,G)上出现一个下降沿,输出2(Q0)、5(Q1)、 6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)立即呈现输入脚3、4、7、8、13、14、17、 18 的状态. 锁存端 LE 由高变低时，输出端 8 位信息被锁存，直到 LE 端再次有效。当三态门使能 信号OE 为低电平时，三态门导通，允许Q0~Q7 输出，OE 为高电平时，输出悬空。 2.8-3线优先编码器74LS148 74LS148集成电路是一个典型的优先编码器，在优先编码器电路中，允许同时输入两个以上编码信号。不过在设计优先编码器时，已经将所有的输入信号按优先顺序排了队。在同时存在两个或两个以上输入信号时，优先编码器只按优先级高的输入信号编码，优先级低的信号则不起作用。74148是一个八线-三线优先级编码器。 图8-2 74LS148芯片真值表 抢答电路设计原理及实现思路： 图中S9为主持人控制电路，默认初始为高电平，经非门输出端接74LS373的~OC端；S1~S8为八位选手的抢答器，初始默认为高电平，按下后为低电平，经八输入与非门接74LS373的ENG端。锁存器的输出端与优先编码器74LS138的输入端一一相连，实现到三位BCD码0~7的转换，再利用加法器74LS283加1接七段数码管显示结果，这里用与门将加法器的输出最高位和优先编码器的EO端相连，输出接至数码管显示的最高位，七段数码管就可以正常显示1~8。 当答题开始时，主持人先按下开关复位，再次打开开关时进入抢答环节，此时74LS373的~OC端接低电平有效，ENG端也为低电平，锁存器不锁存，数码管一直显示0；当有选手按下开关后，ENG端跳变为高电平，锁存器随即开始锁存输出，经优先译码器和加法器，七段数码管随即显示第一个按下开关的选手编号，同时因为锁存器处于锁存状态，其后再有选手按下开关，数码管显示依然不变。抢答基本电路即完成。