下载 >  开发技术 >  C > verilong语言8位全减器

verilong语言8位全减器 评分:

8位全减器,verilong8位全减器8位全减器8位全减器8位全减器8位全减器8位全减器8位全减器
2011-11-22 上传大小:259B
分享
收藏 举报

评论 共1条

sunshinelifes 不全。。。。。。。。。。。
2019-06-17
回复
用FPGA写的全减器

本文档公开关于全减器的代码,虽然不难,但是乐在共享吗。采用FPGA开发,实现全减器功能,

立即下载
1位全减器设计

一个一位全减器的VHDL设计的程序代码 在eda设计的

立即下载
全减器电路仿真

一位二进制全减器的仿真电路,数字电子技术课程中有提到过。

立即下载
一位全加全减器,数字电路实验,华中科技大学

一位全加全减器,数字电路实验,华中科技大学

立即下载
基于Verilog结构化建模的16位的全减器

代码是基于Verilog结构化建模的16位的全减器; 设计参考本人上传资源中16位全加器设计,16位全减器由4个4位的全减器构成;4位全减器由4个1位的全减器构成;1位全减器由2个半减器和1个异或门构成。

立即下载
VHDL语言8位ALU设计

用VHDL语言,模块化设计方式,实现8位运算器单元ALU的设计。

立即下载
8位ALU运算器(VHDL语言

(1)按照实验要求设计简单ALU,能执行8种操作,分别为: 1)加、减、增1、减1等4种8位算术运算; 2)与、或、非、异或等4种8位逻辑运算。 实现上,可以用一位M 作为进行算术运算或逻辑运算的控制位,M=0 时进行算术运算,M=1 时进行逻辑运算。另外用2位来表示4种操作。 (2)实现一些基本的PSW标志位: 1)进位/借位的输出标志位C; 2) 运算结果为零的输出标志位Z; 3) 运算结果为溢出的输出标志位V; 4) 运算结果为负数的输出标志位N。 (3)加减必须用最基本的1位全加器fa作为基础,可以采用直接由8次1位运算得到8位的操作;也可以先构造4位加法器,再进一步实现8位加减运

立即下载
VHDL写全减器

用VHDL语言写全减器源代码,VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言 。本代码可以用在quartus中,也可以用在ise等软件中

立即下载
verilong语言

华为_Verilog_HDL入门教程,还不错的资源,适应用入门级。

立即下载
八位彩灯双向移动控制电路.ewb

八位彩灯双向移动控制电路 扩展的方法来实现 依次点亮 全灭 再反向点亮

立即下载
EDA全减器程序设计代码实验报告

eda全减器的程序设计代码,内有实验截图,模拟结果,是一份简短精悍的实验报告。

立即下载
8位二进制计数器vhdl源程序及原理图

8位二进制计数器vhdl源程序及原理图,波形,源代码。

立即下载
verilog 全加减器 选择器 代码

verilog 全加减器 选择器 代码 通过编译···

立即下载
1位二进制全加/减器设计(实验报告)

1位二进制全加器的设计(采用原理图输入) 用原理图输入法设计一个1位二进制半加器;再用两个半加器和一个或门组成一位二进制全加器

立即下载
基于VHDL语言全减器设计

基于VHDL语言的全减器设计的EDA实验报告

立即下载
Verily HDL

Verilog是一种国际化的硬件描述语言,目前在EDA中已经十分流行,并且成为当今硬件工程师使用的主要硬件描述语言之一。在如今的电子系统设计领域中,已经成为了广大技术人员必须掌握的一种硬件描述语言。

立即下载
verilog hdl vhdl实用例子100个 quartus 2 仿真 源程序

verilog hdl vhdl实用例子100个 quartus 2 仿真 源程序

立即下载
深入浅出学习FPGA,实现梁祝单曲-特权同学

使用Verilong语言描写的梁祝单曲,非常使用!如果有兴趣,可以下载!

立即下载
verilog硬件描述语言教程ppt

这是verilong硬件语言的课堂教程,Verilog的基本语法,简单的示例应用,教你初级入门~~

立即下载
verilog 编写的32位加减法器

用Verilog编写的32位加减法器,有nclaunch 仿真功能图,有design_vision 的门级仿真结果,代码提供了两种基础加法器架构:逐位进位加法器和超前进位加法器,值得学习。

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

verilong语言8位全减器

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
3 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: