没有合适的资源?快使用搜索试试~
我知道了~
文库首页
课程资源
专业指导
16位全加器电路的设计与实验
16位全加器电路的设计与实验
计算机组成原理
课程设计
需积分: 35
17 下载量
97 浏览量
2010-12-23
09:56:11
上传
评论
1
收藏
101KB
DOC
举报
温馨提示
立即下载
16位全加器电路的设计与实验课程设计报告书.
资源推荐
资源评论
实验2全加器的设计_EDA_816位全加器设计_EDA16位全加器_
浏览:91
5星 · 资源好评率100%
eda实验报告包含8位全加器和16位全加器
实验8-用74ls153组成的全加器仿真电路.ms10
浏览:23
5星 · 资源好评率100%
multisim电路仿真实例,multisim10实验例程源文件,可以做为你的学习实验参考。
16位全加器电路的设计与实现(课程设计)
浏览:61
16位全加器电路的设计与实现(课程设计)
组成原理课程设计(16位全加器电路的设计与实现)
浏览:192
5星 · 资源好评率100%
是一篇关于计算机组成原理的课程设计论文, 关于16位全加器的分析和设计,可供参考
16位全加器
浏览:171
16位全加器的设计思路,先设计一位在设计四位,进而设计16位
logisim16位自动运算器
浏览:98
5星 · 资源好评率100%
利用封装好的运算器,以及RAM模块,寄存器模块,计数器等logisim模块构建一个自动运算电路,该电路由时钟驱动,可自动完成RAM模块(32*16位)0-15号单元的累加,并将累加的中间结果回存到同一RAM模块16-31号单元。 主电路最上面一行请将所有关键点的值用探测和隧道方式结合引出,用10进制方式显示,便于检查,运算器结果直接用16进制数码管显示
组成原理课程设计(16位全加器)
浏览:192
5星 · 资源好评率100%
是关于计算机组成原理的课程设计, 有论文,有截图,有实验结果
实验报告四位全加器
浏览:85
5星 · 资源好评率100%
实验报告四位全加器
组成原理课程设计之十六位全加器
浏览:164
本课程设计关于十六位全加器,采用Max-plusII设计逻辑电路并且进行仿真。该课程设计压缩包里面除了拥有课程设计的所有报告文件外,还拥有由Max-plusII设计的各个部件的pdf。
16位先行进位加法器的设计与仿真
浏览:71
1. 掌握在EDA工具中进行基本逻辑组件的设计方法。 2. 运用VHDL完成半加器、或门、一位全加器和16位先行进位加法器的设计与调试。 3. 采用QUARTUS II软件设计仿真和调试完成。
实验一1位全加器电路设计说明.doc
浏览:19
实验一1位全加器电路设计说明.doc
实验一1位全加器电路设计讲解学习.pdf
浏览:185
实验一1位全加器电路设计讲解学习.pdf
数字逻辑实验一位全加器
浏览:18
5星 · 资源好评率100%
实验名称:一位全加器(综合验证性) 一、目的与要求 1、熟悉组合逻辑电路,通过用门电路构成一位全加器组合逻辑电路。掌握组合逻辑电路的基本概念,组合逻辑电路的结构。 2、通过用门电路构成一位全加器组合逻辑...
proteus8.6:译码器74LS138和门电路设计一个全加器
浏览:87
proteus8.6:译码器74LS138和门电路设计一个全加器 全加器英语名称为full-adder,是用门电路实现两个二进制数相加并求出和的组合线路,称为一位全加器。一位全加器可以处理低位进位,并输出本位加法进位。多个一位...
EDA实验 作业 课程设计,用原理图输入法设计一位全加器,计数器(74160)和译码器(7448),顶层用原理图设计,用混合输入及层次化设计,VHDL语言的组合电路设计,0--9可逆计数器输出的是8421BCD码,交通灯,数字钟
浏览:44
5星 · 资源好评率100%
用原理图输入法设计一位全加器,计数器(74160)和译码器(7448),顶层用原理图设计,用混合输入及层次化设计,VHDL语言的组合电路设计,0--9可逆计数器输出的是8421BCD码,交通灯,数字钟的VHDL语言设计
数字电路实验设计, 全加器、8421转2421...
浏览:12
数字电路的一些实验设计, 两位加法器、全加器、8421转2421、触发器....
安阳工学院数电实验 全加器
浏览:133
5星 · 资源好评率100%
用与非门74LS00和与或非门74LS54设计一个全加器
加法器实验报告
浏览:61
加法器实验报告: 1、学会使用FPGA新片编程模拟程序运行。 2、掌握QuartusⅡ软件环境下简单Verilog文本等输入设计方法。 3、熟悉Verilog设计实体的基本结构、语言要素、设计流程等。
组合逻辑电路实验(全加器、监测信号灯、简单电话程控)
浏览:123
Mutisim源文件,包含1、全加器实验 (1)按照组合逻辑电路的一般设计步骤,用与非门、异或门实现一位全加器。 (2)用74×138和四输入的与非门实现的全加器 2、设计一个监测信号灯工作状态的逻辑电路,每一组信号灯由红、黄、绿三盏构成,其正常工作状态如图所示,其余状态为故障状态,故障状态时要发出报警信号。 用74LS151和74LS138组成8通道传输系统(简单电话程控系统)。
16位串行加法器logisim
浏览:83
5星 · 资源好评率100%
16位串行加法器logisim
使用Verilog编写的由半加器构成的16位全加器
浏览:173
5星 · 资源好评率100%
综述:使用Verilog编写的由半加器构成的16位全加器。 该16位的全加器采用结构化设计,由4个4位的全加器构成;4位全加器由4个1位的全加器构成;1位全加器由2个半加器和1个与门构成。 上述文件包含所有的源代码。 以上为个人所写,供大家学习参考使用。
EDA一位全加器设计实验
浏览:95
EDA 可编程逻辑电路设计 用VHDL语言输入方式完成电路设计,编译、仿真。 半加器的设计
使用Verilog实现1位全加器的代码与仿真设计
浏览:76
5星 · 资源好评率100%
最后将全加器电路编译下载到实验板。 输入是 两个加数:ain,bin, 一个进位:cin 这三个输入数据是1位(1bit),可由下载箱的 SW1, SW2, SW3提供 输出是: 和:sum 进位:cout 输出可由下载箱发光二极管显示.
全加器电路设计的VHDL语言
浏览:162
EDA实验——全加器电路设计的VHDL语言源程序
如何用74HC138译码器设计一个全加器?
浏览:62
本文主要介绍关于74HC138设计全加器电路过程详解。
数字电路 全加器 全加器
浏览:154
4星 · 用户满意度95%
相加时不考虑进位的二进制的加法则称为半加,所用的电路叫半加器。...若某一逻辑函数的输出恰好等于输入代码表示的数值加上另外一个常数或由同一组输入变量组成的代码时,使用全加器往往会得到十分简单的设计效果。
《数字集成电路设计》实验指导书
浏览:118
包括:实验一 使用S-Edit 设计基本组件符号,实验二 使用S—Edit设计简单逻辑电路,实验三 反相器电路的瞬时分析与直流分析 ,实验四 逻辑电路的与非门直流分析,实验五 全加器电路设计与瞬时分析(综合性实验),...
数字电路实验设计, 全加器、8421转2421....
浏览:43
5星 · 资源好评率100%
数字电路的一些实验设计, 两位加法器、全加器、8421转2421、触发器....
VHDL 四位全加器
浏览:170
5星 · 资源好评率100%
计算机组成原理实验 全加器的设计 多层次电路设计
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
a286520810
粉丝: 1
资源:
14
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
误差理论与大数据处理作业.doc
调度自动化主站系统的研究与应用.docx
贴片机运行与编程.ppt
基于k-means和谱聚类算法的数据分类matlab对比仿真【包括程序,注释,参考文献,操作步骤】
越海金刚砂地坪施工大数据分析研究.pptx
车辆管理信息化系统介绍.doc
转载使用许可协议范本(互联网行业)模版.doc
软件产业运行情况调研问卷模版.doc
软件产品发布管理流程.doc
软件仿真多机串行通信.doc
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功