实验7 组合逻辑控制器设计.pdf

实验7的主题是“组合逻辑控制器设计”，这是一项关于理解和实现计算机硬布线控制器的实践活动。实验的主要目标包括掌握计算机硬布线控制器的基本功能和构造，理解不同指令执行的流程，学习设计和实现组合逻辑控制器的技术，以及如何构建一个简单的CPU系统。 在计算机系统中，CPU由控制器和运算器两部分组成。在之前的实验中，你可能已经了解了运算器的功能和控制方法，现在你需要设计并实现控制器，这样就能将两者结合形成一个基础的CPU系统。控制器，也被称为MACH，其核心任务是为计算机的所有部件提供协同工作的控制信号。硬布线控制器通常由以下几个主要部分组成： 1. **程序计数器PC**：负责存储下一条待执行指令的内存地址，并具备自动加一的功能，以便按顺序执行指令。 2. **指令寄存器IR**：用于存放当前正在执行的指令的第一个字节，确保指令的正确解析。 3. **节拍发生器Timing**：通过不同的节拍编码来区分指令执行的不同阶段，由多个触发器构成，是时序逻辑电路的一部分。 4. **控制信号产生部件CU**：产生并发送控制信号给各个部件，常采用可编程逻辑器件如CPLD（本实验中使用ispMACH LC4256V）来实现复杂的逻辑操作。 实验中，除了上述基本组件，还会涉及中断响应逻辑，但为了简化实验，中断处理的部分将在对控制器设计有更深入理解之后再进行扩展。实验使用的硬件包括ispMACH芯片、SN74LS377寄存器等，其中SN74LS377用于实现指令寄存器IR，而ispMACH芯片则需要实现PC、Timing和CU的功能，同时集成额外的电路，如加法器ADDER（用于计算指令地址），NPC（用于程序调用时的断点存储），AR（地址寄存器，用于内存读写），Flag（保存运算器标志位信息），以及中断处理电路。 为了方便后续的指令扩展和调试，MACH芯片内还预留了一个16字节的ROM，专门用来存储由指令代码组成的调试程序。整个MACH芯片的内部逻辑结构包括控制信号产生电路、程序计数器、指令地址加法器、地址寄存器、节拍电路、标志位寄存器、暂存寄存器以及用于运算器、存储器和接口控制信号的输出。 实验中会涉及到如何连接和配置这些部件，以及如何编写逻辑门电路来生成所需的控制信号，比如Cy（进位）、Zero（零标志）、F_C（进位标志）、F_Z（零标志）等，以及T2、T1、T0（时钟节拍信号）。实验平台还包括了与CPU交互的数据总线DB、地址总线AB，以及用于控制和调试的其他逻辑线路。 通过这个实验，你可以亲身体验到计算机硬件设计的复杂性和精妙之处，这对于深入理解计算机系统的工作原理以及未来在硬件设计领域的发展是非常有益的。