下载 >  开发技术 >  硬件开发 > FPGA流水线设计论文

FPGA流水线设计论文 评分:

1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
2008-12-21 上传大小:217KB
立即下载 开通VIP
想读
分享
收藏 举报
verilog编写的加法树乘法器(流水线

程序用verilog语言编写了一个具有流水线结构的加法树乘法器。

立即下载
关于FPGA流水线设计论文(IEEE)

关于FPGA流水线设计的论文(IEEE) 老外写的,思路清晰,比起国内的垃圾论文,好很多

立即下载
CPU五级流水线verilog源代码

使用了verilog写的五级流水线。处理过了hazard,还有stall。

立即下载
五级流水线MIPS指令集cpu设计,verilog语言,通过modelsim与ISE并下载FPGA验证(计算机组成原理)

五级流水线MIPS指令集cpu设计,verilog语言,通过modelsim与ISE并下载FPGA验证(计算机组成原理)

立即下载
16位有余除法器的fpga实现(verilog)

16位有余除法器的fpga实现(verilog)代码 module div_uu( clk, rst, clk_en, nom, //beichushu den, //chushu quo, //shang div_end );

立即下载
MIPS五级流水线CPU(verilog实现)

计算机组成原理课程实验:一个MIPS五级流水线CPU 内含全部源代码和实验文档,verilog实现,开发平台为ISE

立即下载
MIPS五级流水线baseline代码

这是一个关于32位MIPS处理器的五级流水线baseline代码,实现了一条ori指令。并附有模块的互联图。大家可以根据baseline代码往里添加指令。

立即下载
五级流水线CPU完整设计(包括control hazard和data hazard处理)

建议师弟师妹们还是要自己写,完整地理解好CPU设计的思路,不要直接在网上找到就抄。http://blog.csdn.net/c602273091/article/details/35883557 大家可以到师兄博客看一下hazard解决的思路分析。

立即下载
基于MIPS指令集的32位CPU设计与Verilog语言实现_流水线CPU

用Verilog语言设计的流水线CPU,资源里包含了源代码及流水线CPU结构图,与大家分享下。

立即下载
常见的乘法器Verilog源代码及仿真结果 fpga

常见的乘法器Verilog源代码及仿真结果

立即下载
流水线有符号除法器的FPGA实现

流水线有符号除法器FPGA实现,可直接仿真,内附除法器原理及激励文件

立即下载
基于FPGA的电子琴设计论文

本设计的程序中实现单片机实现2个主要功能,它们分别是:1手动(按键1-7号或8按键)弹奏音乐,2存储曲目并播放音乐,12864液晶同步显示歌名(包含歌词信息)和操作流程提示语等内容。具体的使用详见使用说明那个数或者程序流程框图。

立即下载
流水线的FPGA低功耗设计

流水线的FPGA低功耗设计,是新手入门fpga必读的教程

立即下载
图像处理算法的FPGA实现研究(毕业设计论文

图像处理算法 FPGA实现研究 毕业设计 论文 图像处理算法 FPGA实现研究 毕业设计 论文 图像处理算法 FPGA实现研究 毕业设计 论文 图像处理算法 FPGA实现研究 毕业设计 论文 图像处理算法 FPGA实现研究 毕业设计 论文

立即下载
基于FPGA的流水线LMS自适应滤波器设计

基于FPGA的流水线LMS自适应滤波器设计

立即下载
FPGA设计高级进阶破解

FPGA入门,设计,实例,流水线,状态机,VHDL

立即下载
【FPGA】【Verilog】【加法器】半加器和全加器

自顶向下式设计。 ----------------------------------------------------------------------------------------------------------------------------------------------------------------------------

立即下载
基于FPGA的DDS信号源的设计论文

基于FPGA的DDS信号源的设计论文基于FPGA的DDS信号源的设计论文基于FPGA的DDS信号源的设计论文基于FPGA的DDS信号源的设计论文基于FPGA的DDS信号源的设计论文基于FPGA的DDS信号源的设计论文

立即下载
基于FPGA技术的俄罗斯方块游戏

使用FPGA来实现一个经典的小游戏“俄罗斯方块”,主要的内容包括:俄罗斯方块能够按照设置的速度自动下移,并且在满足填满一行的时候自动进行消行。并且通过四个按键来控制俄罗斯方块的旋转、下落、左移和右移

立即下载
基于FPGA的洗衣机设计

基于FPGA的洗衣机控制器设计,主要通过使用VerilogHDL语言,在Quartus2上完成电路设计以及程序开发模拟。实现以洗衣机控制器为核心,加上必要的外围电路,能够对洗衣机工作状态自由控制。全部程序由控制器模块,分频模块,按键去抖模块,显示译码模块组成,顶层模块使用原理图实现,底层由Verilog HDL语句实现。核心控制器FPGA根据控制端口的信号输入,向洗衣机发出正传,反转,待机信号,并通过数码管和LED灯显示当前的工作状态以及工作时间。该洗衣机控制电路可以方便快捷的实现对洗衣机的控制和状态的显示功能,同时具有紧急暂停待机功能,保证控制的可靠性,以及洗涤循环次数报警功能,提高任务精度

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

FPGA流水线设计论文

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
3 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

若举报审核通过,可返还被扣除的积分

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: