没有合适的资源？快使用搜索试试~
我知道了~
文库首页
开发技术
其它
CPU设计（QuartusⅡ）
CPU设计（QuartusⅡ）
共1个文件
rar：1个
cpu设计
quar
需积分: 30
3 下载量
157 浏览量
2021-04-28
13:00:40
上传
评论
收藏
1.7MB
ZIP
举报
温馨提示
立即下载
简单的CPU设计，采用QuartusⅡ软件实现。压缩包中有每个元件的设计，也有最终的CPU（压缩包中名为middle）
资源推荐
资源详情
资源评论
基于Quartus Ⅱ软件的CPU模块设计.pdf
浏览：162
基于Quartus Ⅱ软件的CPU模块设计.pdf
基于Quartus Ⅱ软件实现16位CPU的设计方案
浏览：19
5星 · 资源好评率100%
CPU是广泛使用的串行数据通讯电路。本设计包含发送器、接收器和波特率发生器。设计应用EDA技术，基于FPGA/CPLD器件设计与实现CPU。本文利用Quartus Ⅱ软件仿真环境，基于FPGA(现场可编程门阵列)／CPLD(复杂可编程逻辑器件)设计与实现16位CPU的设计方案。
32位CPU-Quartus代码完整版.rar
浏览：104
5星 · 资源好评率100%
32位CPU-Quartus代码完整版
CPU设计_基于QuartusII的CPU设计_
浏览：13
5星 · 资源好评率100%
基于QuartusII的简易CPU设计，在目标机器上成功运行，新手学习入门有良好的参考意义。
基于Quartus_的运算器的设计与实现
浏览：108
5星 · 资源好评率100%
基于Quartus_的运算器的设计与实现 基于Quartus_的运算器的设计与实现 基于Quartus_的运算器的设计与实现
Quartus II设计向导
浏览：37
Quartus II设计QuarQuartus II设计向导tus II设计向导向导
Quartus-II-设计基础.pdf
浏览：101
Quartus-II-设计基础,关于Quartus-II-的使用说明，新来的可以阅读参阅
第1次Quartus设计流程.pptx
浏览：82
第1次Quartus设计流程.pptx
《基于quartus的计算机核心设计》
浏览：177
4星 · 用户满意度95%
基于quartus的计算机核心设计 转的，清晰度一般
基于EDA+VHDL+QuartusⅡ的硬连线控制器的常规CPU设计.zip
浏览：127
5星 · 资源好评率100%
2、在 QuartusⅡ下对硬布线控制器设计方案进行编程和编译。 3、在编译后的硬布线控制器下载到 TEC-8 实验台上的 ISP 器件 EPM7128 中去，使 EPM7128 成为一个硬布线控制器。 4、根据指令系统，编写检测硬连线控制器...
硬连线控制器的常规 CPU 设计【100010574】
浏览：5
5星 · 资源好评率100%
融会贯通计算机组成原理与体系结构课程各章教学内容，通过知识的综合运用，加深对 CPU 各模块工作原理及相互联系的认识；学习运用 EDA 设计工具，掌握用 EDA 设计大...VHDL：超高速集成电路硬件描述语言 QuartusⅡ。
CPU系统 计算机原理
浏览：66
计算机原理 CPU系统 开发平台：QuartusⅡ功能：1：计算机整机系统模型机总体结构的设计 2：设计出模型机的数据通路、控制信号（微命令） 3：完成该机的指令系统的设计 4：拟定各条机器指令的指令流程及相应微操作...
Quartus_II设计八位加法器.doc
浏览：163
Quartus_II设计八位加法器.doc
Quartus设计向导
浏览：132
Quartus设计向导，比较简单易懂，比较基础
DDS设计与调试(Quartus工程)
浏览：35
DDS设计与调试
基于Quartus的数字秒表设计
浏览：107
课程实验 秒表的显示范围是00:00:00-59:59:99，显示精度为10ms，其拥有可控的自动报警功能（可通过蜂鸣器控制模块的clk端选择计数一小时后报时或者不报时，如想要报时则接通clk端，反之clk端断开，选择报时则计数达到一小时后蜂鸣器会响一声，否则蜂鸣器不响，）、可控的启动功能
基于SoPC的嵌入式数字频率计设计与实现
浏览：128
设计基于SoPC技术的嵌入式数字频率计实现方案。该方案以Altera公司的EP1C6芯片作为设计载体, 将IP软核、NiosⅡCPU等功能模块嵌入...文中详细阐述了利用集成开发平台 QuartusⅡ进行系统硬件设计和软件调试的思路与过程。
基于FPGA的永磁同步电机控制器设计
浏览：138
提出一种基于FPGA的永磁同步电机控制器的设计方案，该设计可应用于具有高动态性能要求...通过QuartusⅡ软件自带的SignalTaplI嵌入式逻辑分析仪进行板上调试验证，得到带有死区输出的PWM波形。该PWM波形可用于电机驱动。
基于FPGA的DDS IP核设计
浏览：182
以Altera公司的Quartus Ⅱ 7.2作为开发工具，研究了基于FPGA的DDS IP核设计，并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件，结合32位嵌入式CPU软核...
用FPGA实现多路PWM输出的接口设计与仿真
浏览：98
在电机控制等许多应用场合,需要产生多路频率和脉冲宽度可调的PWM波形。本文用Altera公司FPGA产品开发工具QuartusⅡ,设计了6路PWM输出接口,并下载到FPGA,实现与CPU的协同工作。
加法器实验报告
浏览：27
加法器实验报告： 1、学会使用FPGA新片编程模拟程序运行。 2、掌握QuartusⅡ软件环境下简单Verilog文本等输入设计方法。 3、熟悉Verilog设计实体的基本结构、语言要素、设计流程等。
Quartus_II的FPGA设计手册
浏览：3
Quartus_II的FPGA设计手册 Quartus_II的FPGA设计手册
Quartus II21 基本设计流程.doc
浏览：91
Quartus II21 基本设计流程.doc
Quartus CRC-4设计
浏览：91
适用于运用Quartus来设计CRC-4电路的设计方案
用Quartus设计的自动打铃器
浏览：4
用Quartus设计的自动打铃器，能实现电子钟和定时打铃的功能。
收起资源包目录
renee23-1419754-middle.zip
（1个子文件）
renee23-1419754-middle_1619586019
renee23-1419754-middle.rar
1.76MB
共 1 条
1
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
Miwentian
粉丝: 9
资源:
164
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
SVM.ipynb
jdk两个版本（1.8.0和19.0）
科比投篮数据可视化项目
人工智能深度学习在医疗领域疾病诊断方面的应用.md
异步线程编程事例，C#托管代码实现的线程池
lab2_mc.v
Redis for rust 是 一 个 高 性 能 内 存 数 据 库
springboot集成ES+DSL语句
基于C语言代码实现的贪心算法
H3CE-PBC GB10-100.pdf
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
