JSONObject必包的Jar包及json生成的简单案例

JSONObject必包的Jar包及json生成的简单案例 所有commons包的网址: http://commons.apache.org/index.html 组装和解析JSONObject的Js

华中科技大学计算机组成原理 计算机数据表示实验(HUST) （educoder）完成文件

仅是通过测试的完成文件（data.circ）！ 九关全部100分通过测试 无其他内容 代码包含： 汉字国标码转区位码实验 汉字机内码获取实验 偶校验编码设计 偶校验解码电路设计 16位海明编码电路设计

华中科技大学组原实验1-6 data-EduCoder-3-29.circ

计算机组成原理的6个实验 使用logisim实现 国标转区位码 汉字显示 偶校验编码 偶校验检错 海明编码 海明解码

各大OJ题目离线题库

包含了俄罗斯codeforces ,北大poj ,杭电hdoj ,浙大zoj ,中南csuoj ,XTU EXAM ,ACdream等各大平台近上万道离线题目,由于文件大小超限,上传压缩文件.解压文件

EduCoder平台存储系统设计实验HUST（1,2,3,5关可通关）

华中科技大学计算机组成原理实验，EduCoder平台存储系统设计实验，1,2,3,5关可直接通关，中国大学mooc里面可以搜到logisim教程哦。

logisim单总线CPU设计(定长指令周期3级时序)(HUST).txt

MIPS指令译码器设计 2 定长指令周期---时序发生器FSM设计 3 定长指令周期---时序发生器输出函数设计 4 硬布线控制器组合逻辑单元 5 定长指令周期---硬布线控制器设计 6 定长指令周期

单总线CPU设计(现代时序)(HUST).rar

单总线CPU设计(现代时序)(HUST) 注意看里面说明书再做 里面有已经完成的图片明细，各位开始干把

华科计算机组成原理实验 单总线CPU设计(定长指令周期3级时序)(HUST)circ文件

华科计算机组成原理实验 单总线CPU设计(定长指令周期3级时序)(HUST)解题报告对应资源： https://blog.csdn.net/Spidy_harker/article/details/1

从各大的OJ平台提取的题库

这是从各大的OJ平台提取的题库，虽然不全但是经典，分享给大家，使用能打开HTML的软件都能打开的。文件较大，压缩包文件较多。

MIPS单周期CPU-组成原理实验-华中科技大学.rar.rar

MIPS单周期CPU-组成原理实验-华中科技大学.rar.rar

运算器设计(HUST)

1.8位可控加减法电路设计 2.CLA182四位先行进位电路设计 3.4位快速加法器设计 4.16位快速加法器设计 5.32位快速加法器设计 6.5位无符号阵列乘法器设计 7.位有符号补码阵列乘法器

leveldb源码分析

leveldb源码分析

Unix网络编程（高清非扫描版PDF）（英文）

unix网络编程卷一（第三版）,网络编程圣经，注意是非扫描清晰版噢，亲~

HUSTOJ搭建（ACM测评系统）

ACM测评系统是一个非常重要的学习点，HUSTOJ是开源的一个项目。 ACM测评系统是一个非常重要的学习点，HUSTOJ是开源的一个项目。

MIPS CPU设计(HUST)源码加电路图.zip

educoder平台谭志虎《计算机组织与结构》控制器设计4-1MIPS CPU设计(HUST) 利用运算器实验，存储系统实验中构建的运算器、寄存器文件、存储系统等部件以及 Logisim 中其它功能部

Logisim 运算器设计(HUST)代码.txt 1-11关全部通过

本实训项目帮助学生从可控加减法单元，先行进位电路，四位快速加法器逐步构建 16 位、32 位快速加法器。学生还可以设计阵列乘法器，乘法流水线，实现原码一位乘法器，补码一位乘法器、运算器等教材上的核心内

华科计算机组成原理实验 运算器设计(HUST) Educoder平台 Logisim环境.circ文件

科计算机组成原理实验（详细注解） 运算器设计(HUST) Educoder平台 Logisim环境对应的circ文件 前六关的代码，能力有限

关于HUST数控器的接线手册（中文）.zip

关于HUST数控器的接线手册（中文）zip,关于HUST数控器的接线手册（中文）

libmysqlclient.so.16(64bit)

这是一个用于64位系统的libmysqlclient.so.16

华科 计算机组成原理 运算器设计(HUST) logisim 全11关

以下十一关，自测100分通过—— 第1关：8位可控加减法电路设计 第2关：CLA182四位先行进位电路设计 第3关：4位快速加法器设计 第4关：16位快速加法器设计 第5关：32位快速加法器设计 第6

华中科技大学计算机组成原理 运算器设计实验(HUST) （educoder）完成文件

代码包含： 8位可控加减法电路设计 CLA182四位先行进位电路设计 4/16/32位快速加法器设计 5位无符号阵列乘法器设计 6位有符号补码阵列乘法器 乘法流水线设计 原码一位乘法器设计 补码一位乘

详解ubuntu14.04搭建（迁移）hustoj记录

主要介绍了详解ubuntu14.04搭建（迁移）hustoj记录，小编觉得挺不错的，现在分享给大家，也给大家做个参考。一起跟随小编过来看看吧

基于bootstrap对hustoj前端的二次改造

基于bootstrap对hustoj前端的二次改造

HUST ACM OnlineJudge HUSTOJ.zip

HUST ACM OnlineJudge HUSTOJ ,开源 全部采用开源技术，不仅仅是提供源代码，搭建HUSTOJ?不需要购买任何商业软件。采用成熟的Li...

HUST I3 数控编程和连接相关资料.zip

HUST I3 数控编程和连接相关资料zip,HUST I3 数控编程和连接相关资料

hadoop安装配置教程

Linux 分为超级用户 root 和普通用户（如本例中所用的 hust）。要严格区分这两类用户，在大数据后台操作 时大部分时间用的是 hust，做系统配置时，一般用 root。注意手册中的提示，否则

Logisim 存储系统设计(HUST)代码.txt 1-6关全部通过

本实训项目帮助大家理解计算机中重要部件—存储器，要求同学们掌握存储扩展的基本方法，能设计 MIPS 寄存器堆、MIPS RAM 存储器。能够利用所学习的 cache 的基本原理设计直接相联、全相联，组

计组edu定长时序文件

这个文件包含edu平台上的定长时序，可以参考参考，里面都已经完成了各种闯关所需要的，如果没有思路，可以下载来看看

VC编译通过的H264解码程序

提问，寻找哪儿有H.264解码器，询问如何从ffmpeg中提取H.264的解码器，询问 是否有VC下的工程，可以实现H.264的解码，……，为了满足这些朋友的要求， ffmpeg工程组成员“hust_

计算机组成与体系结构实验.存储系统设计(HUST).汉字字库存储芯片扩展实验storage.circ

汉字字库存储芯片扩展实验 老师要求可以只做这一个 花了一个多小时 着不住 计算机组成与体系结构实验.存储系统设计(HUST).汉字字库存储芯片扩展实验storage.circ