没有合适的资源？快使用搜索试试~
我知道了~
文库首页
存储
其它
Logisim -------运算器设计.circ文件
Logisim -------运算器设计.circ文件
共1个文件
circ：1个
四位先行进位
Verilog
计算机组成
运算器实验
logisim
需积分: 46
1.7k 浏览量
2020-07-17
09:52:27
上传
评论
收藏
52KB
ZIP
举报
立即下载
开通VIP（低至0.43/天）
买1年送3个月
身份认证 购VIP最低享 7 折!
领优惠券(最高得80元）
运算器设计部分实验快速加法器, 八位可控加法器,十六位快速加法器设计. 四位快速加法器设计，四位先行进位等实验一设计
资源推荐
资源详情
资源评论
Logisim平台实验“计算机数据表示实验”.circ
包含（国标转区位码、汉字显示、偶校验编码、偶校验检错、海明编码、CRC编码、CRC解码、海明编码流水传输、CRC编码流水传输）9个电路的源代码
Logisim平台第一个实验“新手上路实验”.circ（前8个子电路）
包含（LED计数电路、LED计数测试、5输入编码器、数码管驱动、数码管驱动测试、2路选择器（1位）、2路选择器（16位）、2路选择器自动测试）的circ文件
131311.circ
将alu-EduCoder-3 -23.circ改名后，完成8位可控加减法器电路、4位先行进位电路CLA74182电路、4位快速加法器电路、16位快速加法器电路、32位快速加法器电路、MIPS算术逻辑运算单元ALU电路设计。并且完成ALU自动测试。 (选做)观看4.4阵列乘法器及乘法流水线设计，4.5原码一位乘法器设计，4.6补码一位乘法器设计，设计5位阵列乘法器电路，6位补码阵列乘法器电路，乘法
华科计算机组成原理实验-运算器1-11关circ完整文件
Educoder平台，华中科技计算机组成原理实验-运算器(HUST)，1-11关circ完整文件，自己做的
logisim271.zip
电路模拟神器，轻量级，汉化版,logisim简单的说就是一个设计虚拟电路的软件，它可以将预先将一些电路设计出来，作为模拟与验证之用，很多从事这方面教育的人会用的比较多,学习计算机的同学大二的数字逻辑和大三的组成原理都会用到。
logisim-实验二 运算器文件 alu.circ
包含头歌第一关 第五关 第11关
华中科技大学logisim运算器设计.circ
华中科技大学educoder运算器设计全部十一关源文件（circ文件），我是使用logisim完成，我自己试过，能通关。需要使用logisim打开此文件，每一关都需要单独保存文件，再使用记事本打开此文件，复制代码到educoder中。
华科计算机组成原理实验（详细注解） 运算器设计(HUST) Educoder平台 Logisim环境.circ文件
华科计算机组成原理实验（详细注解） 运算器设计(HUST) Educoder平台 Logisim环境对应的circ文件： https://blog.csdn.net/Spidy_harker/article/details/106291343
Logisim平台实验“运算器设计”.circ
华中科技大学 头歌实践项目 运算器设计(HUST) 本实训项目帮助学生从可控加减法单元，先行进位电路，四位快速加法器逐步构建 16 位、32 位快速加法器。学生还可以设计阵列乘法器，乘法流水线，实现原码一位乘法器，...
CIRC统信系统智能报表工具
5星 · 资源好评率100%
日常工作中，我们经常需要根据固定格式生成一些固定格式的excel报表，例如用试算平衡表的会计科目和对应金额生成资产负债表，利润表 等等，附件分享的软件可以帮助实现这些功能，只需要把试算平衡表等信息按照既定的格式分月放进Access数据表，并把报表模板搭建好，以后就可以重复多次生成所需要的报表了。感兴趣的同学可以下载试用一下。
华科 计算机组成原理 运算器设计(HUST) logisim 全11关
以下十一关，自测100分通过—— 第1关：8位可控加减法电路设计 第2关：CLA182四位先行进位电路设计 第3关：4位快速加法器设计 第4关：16位快速加法器设计 第5关：32位快速加法器设计 第6关：5位无符号阵列乘法器设计 第7关：6位有符号补码阵列乘法器 第8关：乘法流水线设计 第9关：原码一位乘法器设计 第10关：补码一位乘法器设计 第11关：MIPS运算器设计
logisim实现4-2编码器.circ
计算机组成原理
实验一 运算器实验
1）内置一个32位num2作为运算器的一个输入； 2）将sw0~sw7输入到num1,经过符号扩展到32位后，作为运算器的另一个输入； 3）因为运算器支持“加、减、与、或、非”5种运算，需要3位（8个操作）。将sw15~sw13输入到op作为运算器的控制信号； 4）将计算32位结果s显示到显示器上，显示器由2个4位同阳极7段数码管显示器，显示器显示的是十六进制，显示器中有reset信号和cl
华中科技大学计算机组成原理实验二运算器实验Logisim源文件8位可控加减法器设计32位算术逻辑运算单元ALU设计
5星 · 资源好评率100%
.circ文件。华中科技大学计算机组成原理实验二运算器实验Logisim源文件，里面有8位可控加减法器设计、32位算术逻辑运算单元ALU设计、四位先行进位74182、四位快速加法器 、8位快速加法器、16位快速加法器、5位阵列乘法、6位补码阵列乘法器等电路，已经连接画好了。alu自动测试是100分。
华中科技大学-计算机组成原理-educoder Logisim-计算机数据表示实验（HUST） 答案代码
华中科技大学-计算机组成原理-educoder Logisim-计算机数据表示实验（HUST） 第1关：汉字国标码转区位码实验 第2关：汉字机内码获取实验 第3关：偶校验编码设计 第4关：偶校验解码电路设计 第5关：16位海明编码电路...
华科计算机组成原理实验 运算器设计(HUST) Educoder平台 Logisim环境.circ文件
科计算机组成原理实验（详细注解） 运算器设计(HUST) Educoder平台 Logisim环境对应的circ文件 前六关的代码，能力有限
mod5.circ logisim mod5电路
logisim电路实现mod5功能，利用mealy有限状态机，combinational 分析
educoder运算器设计alu.circ
5星 · 资源好评率100%
educoder logism 计算机组成原理 8位可控加减法电路设计CLA182四位先行进位电路设计等九关完整答案，已通过。
logisim运算器实验第二关.circ
5星 · 资源好评率100%
华中科技大学计算机学院计算机组成原理实验运算器实验第二关代码，没有实验报告，只有代码。4位先行进位74182实验，eductor上提交。
数字逻辑课设：数字时钟（logisim文件）.circ
注意：先按快捷键Ctrl+K让时钟自动跳动！！！ 利用logisim软件实现数字时钟。 要求： 1. 利用logisim自带的元器件：各种逻辑门（Gate）、触发器（Flip-Flop）、7段数码管（7-Segment Display）等实现显示时、分、秒的数字钟。 2. 两位数码管显示小时并满24进位，两位显示分钟和两位显示秒钟的数码管满60进位。 3. 制作子电路芯片实现7490/74390
简单cpu设计（控制器+运算器）
完成的工作主要包括：指令系统的设计，FPGA-CPU的整体结构设计及其细化，逻辑设计的具体实现（VHDL语言程序的编写），软件模拟，以及硬件调试。
基于FPGA技术的浮点运算器的设计与实现
日趋进步和完善的FPGA (现场可编程门阵列) 技术推动了当前数字电路的设计。浮点运算器是计算机的一个 组成部件，结构比较复杂，利用FPGA 技术设计浮点运算器可以缩短产品的开发周期。介绍了基于FPGA 技术的浮点 运算器的设计与实现。描述了采用VHDL（VHSIC 硬件描述语言） 和原理图方式设计完成浮点运算器的方法和步骤。 利用FPGA 技术，能方便灵活地设计出浮点运算器。
华中科技大学组成原理实验一报告（运算器）
华中科技大学组成原理实验一，运算器实现，详细报告
Logisim 运算器设计(HUST)代码.txt 1-11关全部通过
本实训项目帮助学生从可控加减法单元，先行进位电路，四位快速加法器逐步构建 16 位、32 位快速加法器。学生还可以设计阵列乘法器，乘法流水线，实现原码一位乘法器，补码一位乘法器、运算器等教材上的核心内容。 8位可控加减法电路设计 CLA182四位先行进位电路设计 4位快速加法器设计 16位快速加法器设计 32位快速加法器设计 5位无符号阵列乘法器设计 6位有符号补码阵列乘法器 乘法流水线设计 原码
华科计算机组成原理 头歌Educoder Logisim 运算器设计(HUST) 1~11关满分通关文件
CLA182四位先行进位电路设计|4位快速加法器设计|16位快速加法器设计|32位快速加法器设计|5位无符号阵列乘法器设计|6位有符号补码阵列乘法器|乘法流水线设计|原码一位乘法器设计|补码一位乘法器设计|MIPS运算器设计 ...
头歌计算机组成运算器设计(HUST)1-11关答案circ和txt版
5星 · 资源好评率100%
头歌计算机组成运算器设计(HUST)1-11关答案circ和txt版都有，circ文件直接用logisim打开就可以。 第1关 8位可控加减法电路设计 第2关 CLA182四位先行进位电路设计 第3关 4位快速加法器设计 第4关 16位快速加法器设计...
【头歌实践平台】8位可控加减法电路设计.circ
Logisim 模拟器中打开 alu.circ 文件，在对应子电路中利用已经封装好的全加器设计8位串行可控加减法电路，其电路引脚定义如图所示，用户可以直接使用在电路中使用对应的隧道标签，其中 X，Y 为两输入数，Sub 为加减...
运算器设计(HUST)
帮助学生掌握一位全加器的实现逻辑，掌握多位可控加减法电路的实现逻辑，熟悉 Logisim 平台基本功能，能在 logisim 中实现多位可控加减法电路。 在 Logisim 模拟器中打开 alu.circ 文件，在...第11关：MIPS运算器设计
收起资源包目录
1232122431.zip
（1个子文件）
1232122431.circ
708KB
共 1 条
1
评论
收藏
内容反馈
立即下载
开通VIP（低至0.43/天）
买1年送3个月
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
GuoSongdeveloping
粉丝: 0
资源:
3
私信
前往需求广场，查看用户热搜
上传资源 快速赚钱
我的内容管理
收起
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
会员权益专享
图片转文字
PDF转文字
PDF转Word
PDF加水印
全年可省5，000元
立即开通
最新资源
最新牛牛手办数码幸运盲盒小程序源码
微信小程序源码如何导入教程（图文+视频+文字）.zip
1_love-code.zip
vue3-npm最基础的vue3文件
国庆头像生成源码，内置95款模板
网站隐私政策生成器html源码
基于Flink DataStream API的流批一体处理.pdf
python基础从安装到实践
voc安全帽数据集，可以直接训练yolo模型
matlab-kriging算法实现 方便算法编写和测试
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
