该资源包括利用FPGA实现可控分频器,实现将时钟频率分频为学号后四位, 资源包括verilog代码,modelsim仿真截图
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~