// 2023.3 AD7768-4 FPGA输出四通道数据 verilog //输入DCLK,DRDY,DOUT0~3,共6个引脚 //输出data0~data4,4个通道的数据,已转化为毫伏值,根据自己需要进行修改 //输出速率可修改,也与DCLK有关 //已通过验证,可自行仿真,或直接运行 //不提供TB文件,需要可联系作者提供 verilog 正点原子 开拓者 EP4CE10 Quartus
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~