模块设计-Verilog RTL-vending machine

概述：一种自动售货机vending machine的Verilog设计代码，可实现自动售货机的若干种基本操作，例如：用户启动、用户停止、接受投币、给出货物、取消找零等。 主体框架：售货机投币值规定为0.5元或者1元，货物定价为2.5元。大于等于2.5元后给出货物并相应给出找零，过程中用户如果取消则停止交易并找零，大于等于2.5元后不允许取消操作。 设计信号概述： （1）基本时钟与复位（复位低有效） （2）用户操作开始信号（op_start），用户操作取消信号（op_cancel） （3）用户投币信号（coin） （4）自动售货机工作占用信号（hold） （5）提示用户拿取货物信号（take） （6）找零提示信号（charge_sig），找零数量信号（charge_val） 适合人群：适合于对Verilog语法有基本了解以及熟悉数字设计的人员。 阅读建议：此资源仅为RTL设计代码，可以用作Verilog编程的练习，或者可根据此设计搭建验证平台来熟悉验证过程。