下载首页 / rwfeng1224 的资源

  • 使用Quartus II Timequest时序分析器约束分析设计

    使用Quartus II Timequest时序分析器约束分析设计 Quartus II的项目,并把所有需要的设计文件都加入到项目中...在编译过程中,软件会优化设计的逻辑、布局布线等来尽可能满足所有

    5
    469
    11.63MB
    2015-06-25
    50

  • Quartus II时序优化策略

    Quartus II时序优化策略 时序是一个很重要的问题，本教程教你如何优化时序提升性能

    5
    354
    2.04MB
    2015-06-25
    45

  • 时序约束与分析

    静态时序分析基本原理和时序分析模型 静态时序分析简称STA，它是一种穷尽的分析方法，它按照同步电路设计的要求，根据电路网表的拓扑结构，计算并检查电路中每一个DFF（触发器）的建立和保持时间以及其他基于路径的时延要求是否满足。STA作为FPGA设计的主要验证手段之一，不需要设计者编写测试向量，由软件自动完成分析，验证时间大大缩短，测试覆盖率可达100%。

    0
    28
    2.04MB
    2015-06-25
    10

  • testbench模板

    testbench模板是一本最基本的模板

    0
    204
    35KB
    2013-08-28
    13

  • Testbench.

    学习写testbench的最好的一本书，很专业，很全面。

    0
    104
    177KB
    2013-08-28
    10

  • 时序分析类 的

    时序分析类 的

    0
    41
    687KB
    2013-05-19
    0

  • 时序分析资料

    时序分析资料

    0
    22
    4.61MB
    2013-05-19
    0

  • SystemC 学习适合

    SystemC入门 很好的学习资料哦 大家多看看 多下载 大家一定一定 支持支持

    4
    102
    49KB
    2011-09-27
    25

  • FPGA开发全攻略（技巧篇）

    FPGA应用开发实例 FPGA设计百问 FPGA开发资源总汇

    5
    46
    4.4MB
    2009-05-10
    4

  • FPGA开发全攻略（基础篇）

    FPGA开发基本流程 FPGA实战开发技巧 ISE与EDK开发技巧之时序篇

    0
    20
    4.84MB
    2009-05-10
    4
rwfeng1224
码龄16年
暂无认证
关注 私信
上传资源赚积分or赚钱