下载首页 / kmisslove 的资源

  • candence 16.3 破解文件

    candence 16.3 破解文件 你懂得

    4
    67
    1.73MB
    2013-08-20
    4

  • 业内知名公司中英文名对照

    电子通信业内知名公司中英文名对照,大家可以看看

    4
    123
    73KB
    2010-01-20
    9

  • 正确存放和移动QFP和BGA封装的Altera器件

    正确存放和移动QFP和BGA封装的Altera器件

    0
    84
    129KB
    2010-01-20
    10

  • 如何在modelsim SE 中指定Altera的仿真库

    如何在modelsim SE 中指定Altera的仿真库

    0
    92
    230KB
    2010-01-20
    11

  • Virtex-4 FX与Stratix II GX性能对比

    Virtex-4 FX与Stratix II GX性能对比

    0
    128
    377KB
    2010-01-20
    10

  • Quartus II中使用VHDL或者Verilog Template

    Quartus II中使用VHDL或者Verilog Template

    3
    369
    707KB
    2010-01-20
    50

  • Cyclone 与Spartan-3对比

    Cyclone 与Spartan-3对比

    0
    171
    87KB
    2010-01-20
    35

  • QuartusII软件中时钟Fmax约束步骤

    使用 QuartusII 软件对设计中的时钟进行约束的步骤

    0
    639
    1.23MB
    2010-01-20
    35

  • ALTERA设计中等效于xilinxIOB中IFD

    ALTERA 器件是经常碰到有不少设计人员提出有关ALTERA Timing Constrain 特别是类似于xilinx IOB 中IFD,OFD 的约束在altera 器件中不清楚如何设置的问 题，以下结合参考实例说明

    4
    185
    505KB
    2010-01-20
    10

  • Quartus II管脚锁定后的检查方法

    FPGA设计开始,为了在绘制PCB时不出现管脚锁定的简单错误，我们可以利用软件检查管脚的锁定情况,尽量避免下载管脚或者电源等专用管脚被指定为user I/O,或者user I/O被当作普通的User I/O使用,造成PCB布线错误,建议在PCB设计前期在Quartus II中使用这项功能,可以简便有效的检查管脚分配情况,尽量避免前期的错误,以免耽误后期的设计工作.下文是对管脚锁定后的详细检查步骤.

    3
    554
    71KB
    2010-01-20
    39
kmisslove
码龄15年
暂无认证

  • 分享宗师

    成功上传21个资源即可获取
关注 私信
上传资源赚积分or赚钱