下载 > 资源分类 >  课程资源 >  专业指导 > 基于Verilog HDL设计线性分组编译码器[1]

基于Verilog HDL设计线性分组编译码器[1]

2009-11-24 上传大小:204KB
Verilog HDL设计海明码的编译码器,很实用!
综合评分:0(0位用户评分)
开通VIP C币充值 立即下载

评论共有0条

登录后才能评论

 

相关推荐

《Verilog HDL设计与实战》1-22章 立即下载
积分/C币:5
Verilog HDL入门教程和基本电路设计指导1 立即下载
积分/C币:3
Verilog HDL教學講義 1st Edition 立即下载
积分/C币:3
Advanced Digital Design with the Verilog HDL.part1 立即下载
积分/C币:3
Verilog HDL数字设计与综合 立即下载
积分/C币:10
Verilog HDL设计 立即下载
积分/C币:3
Verilog HDL 应用程序设计 part01 立即下载
积分/C币:10
Verilog HDL程序設計教程.pdf 立即下载
积分/C币:3
基于Verilog HDL 的信号发生器的设计 立即下载
积分/C币:10
VERILOG HDL 设计经验 立即下载
积分/C币:3
verilog hdl语言设计的m序列代码 立即下载
积分/C币:3
Verilog HDL应用程序设计实例精讲 part 6.pdf 立即下载
积分/C币:3
数字系统设计与Verilog HDL 立即下载
积分/C币:10
数字系统设计与verilog HDL 王金明 立即下载
积分/C币:2
Verilog HDL数字设计与综合 夏宇闻译(第二版).rar 立即下载
积分/C币:5
异步FIFO的Verilog HDL设计 立即下载
积分/C币:3
王金明:《Verilog HDL 程序设计教程》及配套源码.part2 立即下载
积分/C币:3
Verilog HDL数字设计与综合(第二版).pdf 立即下载
积分/C币:10
Verilog HDL 数字设计与综合(第二版)[夏宇闻等译 立即下载
积分/C币:3
基于Verilog HDL的卡尔曼滤波器的设计 立即下载
积分/C币:3
关闭
img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
扫码关注并点击右下角获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

基于Verilog HDL设计线性分组编译码器[1]

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
(仅够下载10个资源)
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
为了良好体验,不建议使用迅雷下载
C币充值 开通VIP
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

若举报审核通过,可奖励5下载分

  • 举报人:
  • 被举报人:
  • 举报的资源分:
  • *类型:
  • *详细原因: