没有合适的资源?快使用搜索试试~
我知道了~
文库首页
操作系统
Linux
DDR控制器IP核高速数字电路设计
DDR控制器IP核高速数字电路设计
5星
· 超过95%的资源
需积分: 10
10 下载量
57 浏览量
2011-03-24
23:04:14
上传
评论
收藏
218KB
PDF
举报
温馨提示
立即下载
控制器IP核,基于FPGA,高速数字电路设计
资源推荐
资源评论
DDR2 DDR3 电路设计
浏览:121
DDR2 DDR3 电路板设计,讲得很清晰
高速数字电路设计
浏览:163
这本书是专门为电路设计工程师写的 它主要描述了模拟电路原理在高速数字电路设计中 的分析应用 通过列举很多的实例 作者详细分析了一直困扰高速电路路设计工程师的铃流 串扰 和辐射噪音等问题!
XilinxDDR2IP核控制器设计
浏览:48
讲述DDR2 IP核使用XilinxDDR2IP核控制器设计
DDR2控制器IP的设计与FPGA实现
浏览:81
DDR2控制器IP的设计与FPGA实现,详细介绍了DDR2的IP核设计及FPGA中代码的实现方法。
XILINX_DDR3_IP核使用教程2.0版.zip
浏览:11
详细介绍了如何使用赛灵思公司的DDR3 ip核进行设计,由浅入深,面面俱到,只要看完这篇文档应该可以上手了,资源很不错,如果有问题可以留言给我,我最近也在研究DDR3的开发设计,下一步准备写一些测试程序上传,...
FPGA实现Xilinx Vivado DDR控制器(MIG IP核)的完整配置及读写仿真的工程源码
浏览:91
5星 · 资源好评率100%
1、成功例化并配置好了一个完整的MIG IP核(接口为native接口),及示例工程自带的DDR仿真模型; 2、可以直接对对其进行官方的示例工程仿真; 3、同时自己编写了一个简单的测试模块对MIG IP核进行读写测试,测试无误...
高速数字电路设计!!
浏览:176
华为公司 介绍高速数字电路的设计!!!好东西,别错过哦!!!
基于FPGA的DDR控制器的设计
浏览:177
本文档主要是介绍基于FPGA的DDR控制器的设计,包括整个设计原理以及最后的实现仿真验证。
基于FPGA的DDR控制器设计
浏览:34
介绍了 DDR SDRAM 控制器的系统命令和结构 ,设计了一种基于状态机的 DDR SDRAM 控制器 。利 用状态机对读写操作进行控制可提高系统性能 ,给出了基于 FPGA 的控制器的仿真结果 。
基于FPGA的DDR控制器设计.pdf
浏览:130
基于FPGA的DDR控制器设计.pdf
DDR SDRAM控制器数据通道的设计与实现
浏览:166
摘要:在DDR SDRAM控制器的设计中,数据通道的设计是提高数据传输率的关键。本文按照JESD79E标准,讨论了DDR SDRAM控制器结构,分析了DDR SDRAM的读写过程,给出了控制器的读写时序方程,利用此方程设计出了一种高速数据通道。对设计高速数据通道用EDA工具进行了综合、仿真。仿真结果显示设计出的电路可以实现参数化配置并具有良好的性能。 1 引 言 目前业界在使用存储器控
Altera DDR3 IP核验证工程
浏览:136
DDR3 读写测试工程,由nios控制端发送读写控制命令,里面有相应仿真文件,程序在板子上是可以正常运行的,欢迎交流;
基于xilinx vivado 的DDR3 IP核扩展IP FDMA 的使用详解.pdf
浏览:84
基于xilinx vivado 的DDR3 IP核扩展IP FDMA 的使用详解.pdf
XILINX DDR3 IP核使用教程完整版
浏览:93
网络下载的XILIN DDR3 IP核教程,包括仿真、综合、设计、应用、最终篇5个部分,讲解的深入浅出,简明扼要,非常实用!在其指导下,完成了DDR3的设计调试!可惜没有找到出处!
ANSYS DDR3高速电路仿真设计 pdf
浏览:165
ANSYS DDR3高速电路仿真设计
Altera QuartusII DDR IP核使用官方参考文档
浏览:155
可能很多人在寻找quartusII软件DDR IP核的使用手册,这是我找到的最好的参考文档,包括IP核的配置,每个信号的说明,读写时序图。
一种DDR SDRAM控制器的设计
浏览:17
在介绍DDR SDRAM控制器设计关键技术的基础上,讨论了一种DDR SDRAM控制器的设计方法。通过一种优化的地址映射策略提高了突发访问效率,采用0.18 ?滋m CMOS工艺流片实现。所设计的DDR SDRAM控制器芯片在PCB板级测试中达到预期设计要求。
基于FPGA的DDR控制器设计 (2011年)
浏览:191
在分析DDR SDRAM基本操作特性的基础上,根据DDR的时序要求,提出了一种基于VerilogHDL 语言的控制器实现方案,并且根据具体的应用环境给出了不同的读写方案,以提高时钟效率。控制器逻辑的RTL在FPGA板卡上实现,仿真在Modelsim中进行,硬件的验证利用QuartusII的逻辑分析仪(SignaltapII)完成,以保证存储器的读写高效性与可靠性。
一种基于FPGA的DDR SDRAM控制器的设计
浏览:136
一种基于FPGA的DDR SDRAM控制器的设计、电子技术,开发板制作交流
通用DDR SDRAM控制器的设计
浏览:186
通用DDR SDRAM控制器的设计方法,以及一种解决DDR SDRAM所特有读写方式难于控制的问题的方法。
DDR SDRAM控制器参考设计VHDL代码
浏览:116
5星 · 资源好评率100%
DDR SDRAM控制器参考设计VHDL代码
92-Vivado DDR3 IP核设计.7z
浏览:98
Vivado DDR3 IP核设计,Vivado仿真工程。
FPGA实现Xilinx Vivado DDR控制器(MIG IP核,接口封装成了FIFO)的工程源码
浏览:94
基于Xilinx (AMD)的Vivado 平台,使用FPGA实现的DDR控制器的工程源码: 1、对外接口打包成了FIFO,对DDR的操作时序大大简化; 2、含例化好了的DDR IP核(接口为native接口),以及示例工程自带的DDR仿真模型; 3、...
XILINX_DDR3_IP核使用教程
浏览:46
XILINX_DDR3_IP核使用教程 XILINX_DDR3_IP核使用教程 XILINX_DDR3_IP核使用教程
Nexys 4 DDR开发板的DDR2 IP核引脚约束文件_
浏览:97
主要用于Nexys 4 DDR开发板的DDR2 IP核引脚约束文件,亲测有效。
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
marrinelovesh
2015-03-24
还可以,有助于DDR的理解
yuxingmin
粉丝: 0
资源:
1
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
全站仪任意网测量 2023
字节数组流byte文件
javosize.jar
c语言关于字符数组的题目
固件-6ES7 136-6BA01-0CA0-V1.0版本.zip
基于Python 建立的BP神经网络处理预测相关公交线路数据
Mongodb语法使用说明(含详细示例)
harbor-offline-installer-v2.9.4.tgz
Screenshot_20240425_151016.jpg
数据挖掘实验一-1数据表资源2
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功