没有合适的资源？快使用搜索试试~
我知道了~
文库首页
移动开发
Android
基于MaxplusII和VHDL的电子锁设计
基于MaxplusII和VHDL的电子锁设计
MaxplusII
VHDL
3星
· 超过75%的资源
需积分: 9
10 下载量
93 浏览量
2012-11-29
13:43:00
上传
评论
1
收藏
315KB
DOC
举报
温馨提示
立即下载
基于MaxplusII和VHDL的电子锁设计
资源推荐
资源评论
基于VHDL密码锁设计
浏览：46
先对数字密码器进行顶层设计并写出相应的VHDL程序，然后将数字密码器划分为分频模块、消抖同步模块、使能电路模块、密码预置模块、编码模块、比较模块、计数器选择模块、数码管显示译码模块、指示电路模块、数码管扫描模块、误码模块和控制器模块12个部分，将各个模块一一实现。顶层设计中各个模块是作为元件来引用的，因此这里需要将各个模块设计成独立设计实体的具体形式，这样便可以在顶层设计来引用这些模块了。
基于VHDL的加法器的设计
浏览：160
次设计为基于VHDL的加法器的设计，网页上总之有太多的
基于VHDL的单片机设计
浏览：17
本文首先对MCS8051单片机的原理进行介绍和分析；接着介绍使用EDA技术，用VHDL语言完成了8051单片机的设计工作；MCS8051单片机的CPU和数模转换器的设计运用了算术逻辑单元ALU算术运算的算法实现和控制单元的状态机；以及数模转换器的∑-△调制方法的实现。通过如上的算法实现，可以看出VHDL语言在算法级的设计上具有很多的优势和特点。使用EDA技术设计的结果既可以用FPGA／CPLD来实
基于VHDL的fifo设计
浏览：25
5星 · 资源好评率100%
有截图，有完整的程序 FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器，他与普通存储器的区别是没有外部读写地址线，这样使用起来非常简单，但缺点就是只能顺序写入数据，顺序的读出数据，其数据地址由内部读写指针自动加1完成，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。
基于VHDL数字钟的设计
浏览：163
EDA技术在电子系统设计领域越来越普及，本设计主要利用VHDL语言在EDA平台上设计一个电子数字钟，它的计时周期为24小时，显示满刻度为23时59分59秒，另外还具有校时功能和闹钟功能。总的程序由几个各具不同功能的单元模块程序拼接而成，其中包括时分秒以及星期计数模块和重置时间模块。
基于FPGA的数字钟实现,maxplusII开发VHDL编程
浏览：44
基于FPGA的数字钟实现,maxplusII开发VHDL编程。完成了数字电子钟的设计，数字电子钟是一种用数字显示秒、分、时的计时装置，本数字钟具备准确计时，以数字形式显示时分秒的时间，校正时间，秒表等功能。由于数字集成...
基于FPGA的数字钟实现,maxplusII开发VHDL编程-源码
浏览：116
基于FPGA的数字钟实现,maxplusII开发VHDL编程_源码
maxplusII VHDL使用向导
浏览：148
maxplusII、VHDL语言，简单入门及操作介绍
maxplusII vhdl 交通灯控制器源码
浏览：199
当有人按下此按钮时，主干道变为黄灯，设置计数器...所以选择了状态机设计方法输入方式的设计。因为状态机可以很好的解决该功能的要求，即输入控制信号不会改变系统固有的循环方式，只能在设计的状态顺序下改变状态。
基于VHDL的数字钟设计
浏览：147
4星 · 用户满意度95%
基于VHDL的数字钟课程设计报告 目录 摘 要 3 引 言 3 1 数字钟的设计框图 3 2 功能说明 4 3 模块设计部分 4 3.1位选模块 4 3.2控制模块 5 3.4 8 3.5 记小时模块 10 3.6 闹钟,报时模块 11 3.7 动态扫描模块 12 3.8 译码 13 3.8.1 译码模块 13 3.8.2 选通译码 14 4系统仿真 15 4.1 数字钟原理图 1
基于VHDL的DDS设计
浏览：48
3星 · 编辑精心推荐
基于vhdl的DDS设计，对正弦波采样256个点，后端可采用dac0832来转换。程序来子互联网
基于VHDL的键盘设计
浏览：167
经过网上各种资料的查阅，结合本人已有设备，用了数天时间，终于完成4×4键盘扫描，且6位数码管移位显示的功能。经过实物验证，可用。
基于VHDL语言的Intel8251可编程串行扩展接口芯片设计，maxplusii开发的，将程序复制出来，也可以直接用在QII
浏览：187
基于VHDL语言的Intel8251可编程串行扩展接口芯片设计，maxplusii开发的。介绍了串行通信的基本理论；综述了EDA技术的发展概况，介绍了MAX+PLUSll软件；熟悉Intel8251基本结构和工作原理；最后设计仿真了Intel8251的...
九九乘法表vhdl（maxplusii）
浏览：10
5星 · 资源好评率100%
九九乘法表 由vhdl实现，实验平台为MAXPLUSII 并且有波形实验图
MaxplusII软件CPLD设计入门
浏览：57
MaxplusII软件CPLD设计入门 ——基于CPLD的３-８译码器设计
采用VHDL编程，在MAXPLUSII中开发，该数字频率计的10Hz～100MHz,源码+操作录像+word版本论文
浏览：72
采用VHDL编程，在MAXPLUSII中开发，该数字频率计的10Hz～100MHz,源码+操作录像+word版本论文。 介绍了一种以大规模可编程逻辑芯片为设计载体，由顶到底分层设计，多功能数字频率计的设计方法。在硬件上，利用ALTERA...
基于FPGA的多功能数字频率计，maxplusII开发，和word附带论文。
浏览：44
基于FPGA的多功能数字频率计，maxplusII开发，和word附带论文。 本文主要描述了它的系统组成、工作原理和软件设计。在硬件上，利用Altera公司的FPGA器件为主控器；在软件上，采用VHDL硬件描述语言编程，再MAXPLUSII...
基于VHDL的计数器设计
浏览：62
用VHDL写的计数器的程序，已经测试可以运行。。希望对大家有好处
基于VHDL的数字钟的设计
浏览：61
本人的一个课程设计题目，设计数字钟，其中分和时可调，包括去抖动部分
基于VHDL的sdram设计
浏览：69
FPGA实现对SDRAM的读写控制。采用VHDL编程，已通过调试。编写易重用，可以更改地址长度，适合任意大小的SDRAM
基于VHDL的流水灯设计
浏览：174
5星 · 资源好评率100%
用VHDL语言的流水灯，共有8个状态，用数码管显示
基于VHDL的自动售货机设计
浏览：69
4星 · 用户满意度95%
基于VHDL的自动售货机设计是本人千辛万苦找来，为了毕业论文和设计，它帮了我很多的忙，希望大家会喜欢！
洗衣机控制器 VHDL
浏览：49
4星 · 用户满意度95%
用VHDL+maxplusII 设计一个洗衣机洗涤程序控制器，控制洗衣机的电机作如下规律运转： 正转20秒，暂停10秒。反转20秒.暂停10秒。 用两位数码管预置洗涤时间（分钟数），洗涤过程在送入预置时间后开始运转，...
vhdl 交通灯程序
浏览：109
本程序为交通灯控制芯片的VHDL程序，在MAXPLUSII上编译通过，仿真时序正确。四川理工
maxplusII资料 maxplusII资料 maxplusII资料
浏览：144
maxplusII资料 maxplusII资料 maxplusII资料
MaxPlusII快速入门资料
浏览：57
MaxPlusII是一款经典的电路设计软件，本人上传的资料能够使读者快速入门
基于FPGA的音乐喷泉设计
浏览：191
基于FPGA芯片，采用VHDL语言设计了一款音乐喷泉并在MAXPLUSII平台进行仿真
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
zlb1612
2013-01-05
内容不够全面 对于新手来说少很多东西
Chnayt
2013-06-01
不够全面，坑爹
aaabb12345b
2013-04-02
不行，只有理论，没有实现，不够全面
yan_yufei
粉丝: 0
资源:
2
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
变电运行设备自动化技术及维护措施研究分析.docx
后端编程开发-第8篇.pptx
基于可信计算的智能驾驶大数据在保险领域的应用价值.docx
基于大数据的产业互联网与智能制造协同优化研究.pptx
基于人工鱼群优化算法的matlab仿真【包括程序，注释，参考文献，操作步骤】
如何准备一个成功的软件项目验收会.doc
TDengine Windows客户端和服务器
如何撰写网站策划方案与网站运营方案.doc
完整word版-单片机定时器实验.doc
完整word版-单片机总复习.doc
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
3星 · 超过75%的资源 需积分: 9 10 下载量 93 浏览量
2012-11-29
13:43:00
上传
评论 1
收藏 315KB DOC 举报 
