BANDWIDTH_TYPE=AUTO
CLK0_DIVIDE_BY=2
CLK0_DUTY_CYCLE=50
CLK0_MULTIPLY_BY=5
CLK0_PHASE_SHIFT=0
CLK1_DIVIDE_BY=500
CLK1_DUTY_CYCLE=50
CLK1_MULTIPLY_BY=1
CLK1_PHASE_SHIFT=0
COMPENSATE_CLOCK=CLK0
INCLK0_INPUT_FREQUENCY=20000
INTENDED_DEVICE_FAMILY="Cyclone IV E"
LPM_TYPE=altpll
OPERATION_MODE=NORMAL
PLL_TYPE=AUTO
PORT_ACTIVECLOCK=PORT_UNUSED
PORT_ARESET=PORT_USED
PORT_CLKBAD0=PORT_UNUSED
PORT_CLKBAD1=PORT_UNUSED
PORT_CLKLOSS=PORT_UNUSED
PORT_CLKSWITCH=PORT_UNUSED
PORT_CONFIGUPDATE=PORT_UNUSED
PORT_FBIN=PORT_UNUSED
PORT_INCLK0=PORT_USED
PORT_INCLK1=PORT_UNUSED
PORT_LOCKED=PORT_UNUSED
PORT_PFDENA=PORT_UNUSED
PORT_PHASECOUNTERSELECT=PORT_UNUSED
PORT_PHASEDONE=PORT_UNUSED
PORT_PHASESTEP=PORT_UNUSED
PORT_PHASEUPDOWN=PORT_UNUSED
PORT_PLLENA=PORT_UNUSED
PORT_SCANACLR=PORT_UNUSED
PORT_SCANCLK=PORT_UNUSED
PORT_SCANCLKENA=PORT_UNUSED
PORT_SCANDATA=PORT_UNUSED
PORT_SCANDATAOUT=PORT_UNUSED
PORT_SCANDONE=PORT_UNUSED
PORT_SCANREAD=PORT_UNUSED
PORT_SCANWRITE=PORT_UNUSED
PORT_clk0=PORT_USED
PORT_clk1=PORT_USED
PORT_clk2=PORT_UNUSED
PORT_clk3=PORT_UNUSED
PORT_clk4=PORT_UNUSED
PORT_clk5=PORT_UNUSED
PORT_clkena0=PORT_UNUSED
PORT_clkena1=PORT_UNUSED
PORT_clkena2=PORT_UNUSED
PORT_clkena3=PORT_UNUSED
PORT_clkena4=PORT_UNUSED
PORT_clkena5=PORT_UNUSED
PORT_extclk0=PORT_UNUSED
PORT_extclk1=PORT_UNUSED
PORT_extclk2=PORT_UNUSED
PORT_extclk3=PORT_UNUSED
WIDTH_CLOCK=5
DEVICE_FAMILY="Cyclone IV E"
CBX_AUTO_BLACKBOX=ALL
areset
inclk
inclk
clk
clk
没有合适的资源?快使用搜索试试~ 我知道了~
资源推荐
资源详情
资源评论
收起资源包目录
DE2-115上以RGMII模式发送ARP测试包(Verilog) (141个子文件)
_info 3KB
_vmake 26B
arp_2.root_partition.cmp.ammdb 689B
phy_control.v.bak 46KB
uart_tex.v.bak 2KB
rgmii_io.v.bak 804B
arp_2_run_msim_rtl_verilog.do.bak 636B
arp_2.v.bak 335B
arp_2_run_msim_rtl_verilog.do.bak1 1010B
arp_2_run_msim_rtl_verilog.do.bak2 1010B
arp_2_run_msim_rtl_verilog.do.bak3 1010B
arp_2_run_msim_rtl_verilog.do.bak4 1010B
arp_2_run_msim_rtl_verilog.do.bak5 1010B
arp_2_run_msim_rtl_verilog.do.bak6 1014B
arp_2_run_msim_rtl_verilog.do.bak7 1010B
arp_2_run_msim_rtl_verilog.do.bak8 1010B
arp_2_run_msim_rtl_verilog.do.bak9 1010B
m25pll.bsf 4KB
mpll.bsf 4KB
m125.bsf 3KB
c1000.bsf 3KB
pllt.bsf 3KB
clkdly.bsf 3KB
arp_2.root_partition.cmp.cdb 43KB
arp_2.root_partition.map.cdb 34KB
arp_2.root_partition.map.hbdb.cdb 3KB
arp_2.cdf 331B
_primary.dat 4KB
_primary.dat 2KB
_primary.dat 2KB
_primary.dat 531B
_primary.dat 506B
arp_2.db_info 140B
_primary.dbs 4KB
_primary.dbs 4KB
_primary.dbs 3KB
_primary.dbs 2KB
_primary.dbs 1KB
arp_2.root_partition.cmp.dfp 33B
arp_2_run_msim_rtl_verilog.do 1010B
arp_2.done 26B
arp_2.root_partition.map.dpi 4KB
arp_2.root_partition.map.hbdb.hb_info 48B
arp_2.root_partition.cmp.hdb 24KB
arp_2.root_partition.map.hdb 24KB
arp_2.root_partition.map.hbdb.hdb 23KB
modelsim.ini 11KB
arp_2.jdi 225B
arp_2.root_partition.map.kpt 15KB
arp_2.root_partition.cmp.kpt 204B
arp_2.root_partition.cmp.logdb 4B
msim_transcript 4KB
arp_2.pin 90KB
m25pll.ppf 546B
mpll.ppf 544B
c1000.ppf 485B
m125.ppf 484B
pllt.ppf 425B
clkdly.ppf 415B
verilog.prw 10KB
verilog.prw 6KB
verilog.prw 6KB
verilog.prw 2KB
verilog.prw 2KB
verilog.psm 30KB
verilog.psm 27KB
verilog.psm 15KB
verilog.psm 8KB
verilog.psm 5KB
arp_2_assignment_defaults.qdf 46KB
m25pll.qip 533B
clkdly.qip 533B
c1000.qip 528B
mpll.qip 523B
m125.qip 523B
pllt.qip 523B
arp_2.qpf 1KB
arp_2.qsf 4KB
arp_2.qws 2KB
arp_2.root_partition.cmp.rcfdb 51KB
README 653B
arp_2.sta.rpt 700KB
arp_2.fit.rpt 307KB
arp_2.map.rpt 76KB
arp_2.pow.rpt 29KB
arp_2.merge.rpt 22KB
arp_2.flow.rpt 11KB
arp_2.eda.rpt 7KB
arp_2.asm.rpt 6KB
arp_2_nativelink_simulation.rpt 986B
arp_2_v.sdo 495KB
arp_2_7_1200mv_85c_v_slow.sdo 495KB
arp_2_7_1200mv_0c_v_slow.sdo 493KB
arp_2_min_1200mv_0c_v_fast.sdo 485KB
arp_2.sft 335B
arp_2.root_partition.map.hbdb.sig 32B
arp_2.fit.smsg 703B
arp_2.sof 3.38MB
arp_2.sta.summary 4KB
arp_2.map.summary 675B
共 141 条
- 1
- 2
资源评论
- fpgaer06302019-05-27只有ARP,再多个UDP就好了
Mr。Lili
- 粉丝: 44
- 资源: 163
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功