下载 > 资源分类 > 课程资源 > 嵌入式 > VHDL语言的设计

VHDL语言的设计

2013-06-10 上传大小:7KB
实现 1、用VHDL语言设计没有清零、置位和使能控制的D触发器。 2、选做:用VHDL语言设计有清零、只为控制的JK触发器。 3、限做:用VHDL语言编写一个二-十进制同步计数器,用按键k7作为输入脉冲,每按一下,计数器增加1,一直到9后,在按键则回到0,同时结果显示在一个数码管上。锁定引脚并下载验证结果。 新手露脸时间~~~这是本人的VHDL作业,拿来共享一下
综合评分:0(0位用户评分)
直接下载 开通vip会员 免积分下载

热门专辑

评论共有0条

评论资源

您不能发表评论,可能是以下原因:

登录后才能评论

待评论资源
 

VIP会员动态

关闭
img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

CSDN vip年卡 4000万程序员的必选现在开通,立省540元
下载
img

VHDL语言的设计

会员到期时间:剩余下载个数:
VIP下载

积分不足!

资源所需积分 当前拥有积分
您可以选择
开通VIP年卡
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省540元
或者
购买C币兑换积分 做任务赚积分
img
资源所需积分 当前拥有积分
VIP年卡全年1200个资源免积分下载促销价60元,开通立省540元
下载
下载

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

若举报审核通过,可奖励20下载分

  • 举报人:
  • 被举报人:
  • 举报的资源分:
  • *类型:
  • *详细原因: