没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
verilog 两位比较器
verilog 两位比较器
verilog比较器
4星
· 超过85%的资源
需积分: 45
52 下载量
99 浏览量
2012-03-31
17:10:41
上传
评论
2
收藏
126B
V
举报
温馨提示
立即下载
比较两个输入数字的大小,用verilog实现
资源推荐
资源评论
verilog比较器
浏览:154
在使用脉宽调制时需要做一个比较器,这是一个全数字话的模块
使用Verilog语言实现比较器
浏览:188
关于计算机组成原理,
verilog 数值比较器,加法器等
浏览:182
5星 · 资源好评率100%
在做verilog四位数值比较器的时候无意之中找到一篇好文章,里面不仅有四位数值比较器的函数还有加法器以及verilog的相关指导。供有兴趣的人士参考
verilog4位比较器
浏览:30
4位比较器,使用verilog语言实现,使用方便。
两个数比较大小代码
浏览:34
利用c++语言,两数必须从键盘上输入,提示连续输入两个数,必须两数间空一格或输完一数后回车。 显示较大的数,并且连续输两数时要有适当的提示,表示输入的是第几个数。
用vscode玩verilog实例一--比较器代码包(带tb文件,可编译仿真看波形)
浏览:110
5星 · 资源好评率100%
用vscode玩verilog实例一--比较器代码包(带tb文件,可编译仿真看波形)
verilog编写的四位比较器
浏览:134
5星 · 资源好评率100%
verilog编写的四位比较器,编程环境是xilinx ise10.1.
cd4532中文资料
浏览:93
5星 · 资源好评率100%
cd4532中文资料,里面有详尽参数和常用的电路图
3-8译码器verilog程序
浏览:182
介绍3-8译码器的xilinx ise编译过程及verilog代码
JK触发器,D触发器,比较器 verilog
浏览:159
verilog编写的关于JK触发器D触发器和比较器的源程序模块和测试程序模块
VHDL与verilog HDL比较
浏览:25
硬件描述语言的几点重要提示,开发流程.两种语言的比较,读者可以参考选择开发
八位全加器行为模块之vhdl与verilog比较
浏览:42
verilog代码,非常简单;VHDL代码,相比繁琐很多,尤其是测试代码。
bijiaoqi.rar_两位 比较器
浏览:200
这是一个用VHDL编写的简单的两位数值比较器,数值类型为BIT型
Origina2_show_verilog_原码两位乘_
浏览:109
根据原码两位乘的原理,仿真原码两位乘的电路
用verilog实现除法器(两种方法)
浏览:45
5星 · 资源好评率100%
用verilog语言编写出一个除法器的代码,并在modelsim中进行功能仿真,认真的完成实验报告。 二、 实验设备(环境)及要求: 在modelsim环境下编写代码与测试程序,并仿真; 在synplify pro下编译,设置硬件并综合。 ...
verilog+牛客网刷题自己编写代码汇总+时序分析+状态机等+刷题学习
浏览:30
VL11 4位数值比较器电路 VL12 4bit超前进位加法器电路 VL13 优先编码器电路① VL14 用优先编码器①实现键盘编码电路 VL15 优先编码器Ⅰ VL16 使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器 03 时序逻辑 VL21 根据...
Verilog程序设计与仿真作业.docx
浏览:177
5星 · 资源好评率100%
芯片及拓展功能Verilog仿真 芯片清单:CD4532、74X138、74HC4511、74HC151、74HC85、74HC283、74HC/HCT194、74LVC161 拓展功能: 1、 用二片CD4532构成16...4、 用74HC85组成16位数值比较器; 5、 篮球24秒计时显示器。
verilog基础教程
浏览:190
5星 · 资源好评率100%
7.6.2 数值比较器 58 第8章 行为建模 59 8.1 过程结构 59 8.1.1 initial 语句 59 8.1.2 always语句 61 8.1.3 两类语句在模块中的使用 62 8.2 时序控制 63 8.2.1 时延控制 63 8.2.2 事件控制 64 8.3 语句块 65 8.3.1 ...
verilog 比值的大小
浏览:19
verilog codde 比大小用,內有testbench 和.v 檔
Verilog编程八位比较器 代码+仿真
浏览:21
3星 · 编辑精心推荐
八位比较器 代码,仿真。。。。。。。。。。。。。。。。。。。。。。
基于Verilog HDL设计实现的乘法器性能研究
浏览:106
本文在设计实现乘法器时,采用了4-2和5-2混合压缩器对部分积进行压缩,减少了乘法器的延时和资源占 用率;经Xilinx ISE和Quartus II两种集成开发环境下的综合仿真测试,与用Verilog HDL语言实现的两位阵列乘法器和传统的 Booth编码乘法器进行了性能比较,得出用这种混合压缩的器乘法器要比传统的4-2压缩器构成的乘法器速度提高了10%,硬件资源占用减少了1%。
C++写的8位比较器 用门级建模
浏览:153
使用class定义了wire类型,能够传递延迟 还用class定义了and门,or门等 然后用门和线组成一个比较器。
sort_fsm_Verilog数据比较大小_grabbedpoh_
浏览:56
状态机实现数据比较大小,冒泡法,需要画出数据通路
verilog 比较基础的教程 呵呵 新手学习学习啊 大家有资料工乡.rar
浏览:127
verilog 比较基础的教程 呵呵 新手学习学习啊 大家有资料工乡.rar
t检验希望评价两位老师的教学质量,试比较其分别任教的甲、乙两班考试后的成绩是否存在差异
浏览:11
t检验实例,两个班级分数的t检验,希望评价两位老师的教学质量,试比较其分别任教的甲、乙两班考试后的成绩是否存在差异
alu.zip_site:www.pudn.com_verilog alu代码_比较大小
浏览:83
一个简单的算术逻辑运算模块的Verilog代码,可进行加、减、自增、自减,比较大小等运算
verilog语言PDF教程
浏览:35
5星 · 资源好评率100%
7.6.2 数值比较器 58 第8章 行为建模 59 8.1 过程结构 59 8.1.1 initial 语句 59 8.1.2 always语句 61 8.1.3 两类语句在模块中的使用 62 8.2 时序控制 63 8.2.1 时延控制 63 8.2.2 事件控制 64 8.3 语句块 65 8.3.1 ...
verilog pdf
浏览:83
5星 · 资源好评率100%
7.6.2 数值比较器 58 第8章 行为建模 59 8.1 过程结构 59 8.1.1 initial 语句 59 8.1.2 always语句 61 8.1.3 两类语句在模块中的使用 62 8.2 时序控制 63 8.2.1 时延控制 63 8.2.2 事件控制 64 8.3 语句块 65 8.3.1 ...
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
今天也是到处找代码的一天呢~
2022-05-22
只比较了相等的,很短啊
ibunny01
2014-11-20
写得一般般吧
jzx92
2014-01-08
很成功地跑起來了
wojiaoxiaohongxia
粉丝: 0
资源:
1
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
基于STM32的OLED驱动函数和工程文件模板(四针脚和七阵脚)
Spring Initializr(官方修改版)
MATLAB 对音频的处理,实现男声、女声和童声的变换,显示时域图和频谱图
硬件设计相关checklist
Python3运算符使用详解(含详细示例)
什么是决策树以及学习了解决策树的意义是什么
什么是光电传感器以及学习光电传感器的意义
微信小程序+原生php实现登录获取openid的功能
基于STM32的两轴云台
基于STM32使用标准库进行编写的遥控小车
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功