FPGA能够减少电子系统的开发风险和开发成本,缩短上市时间,降低维护
升级成本,广泛地应用在电子系统中。随着集成电路向着片上系统 ( S o c)的发
展,需要设计出FPGA I P核用于Soc芯片的设计。
本论文的工作围绕FPGA I P核的设计进行,在F PGA结构设计优化和F PGA
I P接口方案设计两方面进行了研究。设计改进了适用于数据通路的FPGA新结
构一 — FDP。设计改进了可编程逻辑单元 ( LC) ;对可编程连线作为 “2层2类”
的层次结构进行组织,进行了改进并确定了各种连线的通道宽度;结合对迷宫布
线算法的分析以及b e n c h ma r k电路实验的方法, 提出了用于分段式网格连线的开
关盒和连接盒新结构,提高连线的面积利用效率。在F PGA I P核的接口方案上,
基于边界扫描测试电路提出了F PGA I P核的测试方案;结合扩展边界扫描测试
电路得到的编程功和自动下载电路,为 FPGA I P核提供了具有两种不同编程方
法的编程接口。
采用S MIC 0 . 3 5 u m 3层金属CMOS工艺,实现了一个1 0万系统门规模的 FDP结构,并和编程、测试接口一起进行版图设计,试制了 FDP I 0 0 k芯片。
FDP 1 0 0 k中包括了3 2X3 2个LC, 1 28个可编程I O单元。在FDP 1 0 0 k的芯片测
试中,对编程寄存器、各种可编程资源进行测试,并完成电路实现、性能参数测
试以及l p 核接口的测试,结果表明FPGA I P核的整体功能正确。