VerilogHDL总结

VerilogHDL是一种硬件描述语言，其中HDL则是HardwareDescriptionLanguage的缩写。因此，利用Verilog编写的程序最终会通过工具转换为具体的电路模块。此外，利用Verilog编写的模型可以是实际电路的不同级别的抽象，通常情况下，我们将这种抽象级别分为以下五类：(1)系统级(system-level)：用语言提供的高级结构能够实现待设计模块的外部性能的模型。(2)算法级(algorithm-level)：用语言提供的高级结构能够实现算法运行的模型。(3)RTL级(registertransferlevel)：描述数据在寄存器之间的流动和如何处理、控制这些数据流