stm8L寄存器手册资源-CSDN文库

stm8L

寄存器手册

3星 · 超过75%的资源需积分: 10 58 浏览量 2017-03-21 18:03:58 上传评论收藏 7.12MB PDF 举报

资源详情

资源评论

January 2017 DocID15226 Rev 13 1/595

RM0031

Reference manual

STM8L051/L052 Value Line, STM8L151/L152, STM8L162,

STM8AL31, STM8AL3L MCU lines

Introduction

This reference manual targets application developers. It provides complete information on

how to use STM8L051/L052 Value Line, STM8L151/L152, STM8L162, STM8AL31 and

STM8AL line microcontroller memory and peripherals. STM8Lxxx line and STM8ALxx line

microcontrollers include families with different memory densities, packages and peripherals.

These products are designed for ultra-low-power applications. Refer to the product

datasheets for the complete list of available peripherals.

For ordering information, pin description, mechanical and electrical device characteristics,

please refer to the product datasheets. For information on the STM8 SWIM communication

protocol and debug module, please refer to the user manual (UM0470). For information on

the STM8 core, please refer to the STM8 CPU programming manual (PM0044). For

information on programming, erasing and protection of the internal Flash memory please

refer to the STM8L Flash programming manual (PM0054).

This document covers:

Value line low-density STM8L05xx devices: STM8L051F3 microcontrollers with 8-KB

Flash.

Value line medium-density STM8L05xx devices: STM8L052C6 microcontrollers with 32-

KB Flash.

Value line high-density STM8L05xx devices: STM8L052R8 microcontrollers with 64-KB

Flash.

Low-density STM8L15x devices: STM8L151C2/K2/G2/F2, STM8L151C3/K3/G3/F3

microcontrollers with 4-KB or 8-KB Flash.

Medium-density STM8L15xx devices: STM8L151C4/K4/G4, STM8L151C6/K6/G6,

STM8L152C4/K4 and STM8L152C6/K6 microcontrollers with 16-KB or 32-KB Flash.

Medium-density STM8AL313x/4x/6x and STM8AL3L4x/6x devices: STM8AL3168,

STM8AL3166, STM8AL3148,STM8AL3146, STM8AL3138, STM8AL3136, STM8AL3L68,

STM8AL3L66, STM8AL3L48, STM8AL3L46 microcontrollers with 8-KB, 16-KB or 32-KB

Flash.

Medium+ density STM8L15xx devices: STM8L151R6 and STM8L152R6 microcontrollers

with 32-KB Flash (Wider range of peripherals than medium-density devices).

High-density STM8AL318x and STM8AL3L8x devices: STM8AL318AT, STM8AL3189,

STM8AL3188, STM8AL3L8A, STM8AL3L89, STM8AL3L88 microcontrollers with 64-KB

Flash.

High-density STM8AL31E88 and STM8AL3LE88 devices: STM8AL31E88,

STM8AL3LE88 microcontrollers with 64-KB Flash (same peripheral set as high-density

STM8AL318x and STM8AL3L8x plus the AES hardware accelerator).

High-density STM8L15xx devices: STM8L151C8/M8/R8 and the STM8L152C8/M8/R8

microcontrollers with 64-KB Flash (Same peripheral set as medium+).

High-density STM8L16xx devices: STM8L162M8/R8 microcontrollers with 64-KB Flash

(Same peripheral set as high-density STM8L152 devices plus the AES hardware

accelerator).

www.st.com

Contents RM0031

2/595 DocID15226 Rev 13

Contents

1 Central processing unit (CPU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

1.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

1.2 CPU registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

1.2.1 Description of CPU registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

1.2.2 STM8 CPU register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

1.3 Global configuration register (CFG_GCR) . . . . . . . . . . . . . . . . . . . . . . . . 34

1.3.1 Activation level . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

1.3.2 SWIM disable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

1.3.3 Description of global configuration register (CFG_GCR) . . . . . . . . . . . . 35

1.3.4 Global configuration register map and reset values . . . . . . . . . . . . . . . 35

2 Boot ROM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

3 Flash program memory and data EEPROM . . . . . . . . . . . . . . . . . . . . . 37

3.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

3.2 Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

3.3 Main Flash memory features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

3.4 Memory organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

3.4.1 Low-density device memory organization . . . . . . . . . . . . . . . . . . . . . . . 39

3.4.2 Medium-density device memory organization . . . . . . . . . . . . . . . . . . . . 40

3.4.3 Medium+ density device memory organization . . . . . . . . . . . . . . . . . . . 41

3.4.4 High-density device memory organization . . . . . . . . . . . . . . . . . . . . . . . 42

3.4.5 Proprietary code area (PCODE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

3.4.6 User boot area (UBC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

3.4.7 Data EEPROM (DATA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

3.4.8 Main program area . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

3.4.9 Option bytes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

3.5 Memory protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

3.5.1 Readout protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

3.5.2 Memory access security system (MASS) . . . . . . . . . . . . . . . . . . . . . . . 47

3.5.3 Enabling write access to option bytes . . . . . . . . . . . . . . . . . . . . . . . . . . 48

3.6 Memory programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

3.6.1 Read-while-write (RWW) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

DocID15226 Rev 13 3/595

RM0031 Contents

3.6.2 Byte programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

3.6.3 Word programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

3.6.4 Block programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

3.6.5 Option byte programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

3.7 Flash low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

3.8 ICP and IAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

3.9 Flash registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

3.9.1 Flash control register 1 (FLASH_CR1) . . . . . . . . . . . . . . . . . . . . . . . . . 57

3.9.2 Flash control register 2 (FLASH_CR2) . . . . . . . . . . . . . . . . . . . . . . . . . 58

3.9.3 Flash program memory unprotecting key register (FLASH_PUKR) . . . 58

3.9.4 Data EEPROM unprotection key register (FLASH_DUKR) . . . . . . . . . . 59

3.9.5 Flash status register (FLASH_IAPSR) . . . . . . . . . . . . . . . . . . . . . . . . . . 59

3.9.6 Flash register map and reset values . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

4 Single wire interface module (SWIM) and debug module (DM) . . . . . 61

4.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

4.2 Main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

4.3 SWIM modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

5 Memory and register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

5.1 Register description abbreviations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

6 Power control (PWR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

6.1 Power supply . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

6.2 Power-on reset (POR)/power-down reset (PDR) . . . . . . . . . . . . . . . . . . . 64

6.3 Brownout reset (BOR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

6.4 Programmable voltage detector (PVD) . . . . . . . . . . . . . . . . . . . . . . . . . . 66

6.5 Internal voltage reference (VREFINT) . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

6.6 Voltage regulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

6.7 PWR registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

6.7.1 Power control and status register 1 (PWR_CSR1) . . . . . . . . . . . . . . . . 69

6.7.2 PWR control and status register 2 (PWR_CSR2) . . . . . . . . . . . . . . . . . 70

6.7.3 PWR register map and reset values . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

7 Low power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

7.1 Slowing down the system clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

Contents RM0031

4/595 DocID15226 Rev 13

7.2 Peripheral clock gating (PCG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

7.3 Wait mode (WFI or WFE mode) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

7.4 Wait for interrupt (WFI) mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

7.5 Wait for event (WFE) mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

7.5.1 WFE registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

7.5.2 WFE register map and reset values . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

7.6 Low power run mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80

7.6.1 Entering Low power run mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80

7.6.2 Exiting Low power run mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80

7.7 Low power wait mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80

7.8 Halt mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

7.8.1 Entering Halt mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

7.8.2 Exiting Halt mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

7.9 Active-halt mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

8 Reset (RST) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

8.1 “Reset state” and “under reset” definitions . . . . . . . . . . . . . . . . . . . . . . . . 83

8.2 External reset (NRST pin) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

8.2.1 Asynchronous external reset description . . . . . . . . . . . . . . . . . . . . . . . . 83

8.2.2 Configuring NRST/PA1 pin as general purpose output . . . . . . . . . . . . . 84

8.3 Internal reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

8.3.1 Power-on reset (POR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

8.3.2 Independent watchdog reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

8.3.3 Window watchdog reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

8.3.4 SWIM reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

8.3.5 Illegal opcode reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

8.4 RST registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

8.4.1 Reset pin configuration register (RST_CR) . . . . . . . . . . . . . . . . . . . . . . 85

8.4.2 Reset status register (RST_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

8.4.3 RST register map and reset values . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

9 Clock control (CLK) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87

9.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87

9.2 HSE clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

9.3 HSI clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

DocID15226 Rev 13 5/595

RM0031 Contents

9.4 LSE clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91

9.5 LSI clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91

9.6 System clock sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92

9.6.1 System startup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92

9.6.2 System clock switching procedures . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92

9.7 Peripheral clock gating (PCG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

9.8 Clock security system (CSS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

9.8.1 Clock security system on HSE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

9.8.2 Clock security system on LSE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96

9.8.3 CSS on LSE control and status register (CSSLSE_CSR) . . . . . . . . . . . 97

9.8.4 CSS on LSE register map and reset values . . . . . . . . . . . . . . . . . . . . . 98

9.9 RTC and LCD clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

9.10 BEEP clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

9.11 Configurable clock output capability (CCO) . . . . . . . . . . . . . . . . . . . . . . . 99

9.12 Clock-independent system clock sources for TIM2/TIM3 . . . . . . . . . . . . . 99

9.13 CLK interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

9.14 CLK registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

9.14.1 System clock divider register (CLK_CKDIVR) . . . . . . . . . . . . . . . . . . . 100

9.14.2 Clock RTC register (CLK_CRTCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

9.14.3 Internal clock register (CLK_ICKCR) . . . . . . . . . . . . . . . . . . . . . . . . . . 102

9.14.4 Peripheral clock gating register 1 (CLK_PCKENR1) . . . . . . . . . . . . . . 104

9.14.5 Peripheral clock gating register 2 (CLK_PCKENR2) . . . . . . . . . . . . . . 105

9.14.6 Peripheral clock gating register 3 (CLK_PCKENR3) . . . . . . . . . . . . . . 106

9.14.7 Configurable clock output register (CLK_CCOR) . . . . . . . . . . . . . . . . 107

9.14.8 External clock register (CLK_ECKCR) . . . . . . . . . . . . . . . . . . . . . . . . 108

9.14.9 System clock status register (CLK_SCSR) . . . . . . . . . . . . . . . . . . . . . 109

9.14.10 System clock switch register (CLK_SWR) . . . . . . . . . . . . . . . . . . . . . . 110

9.14.11 Switch control register (CLK_SWCR) . . . . . . . . . . . . . . . . . . . . . . . . . 110

9.14.12 Clock security system register (CLK_CSSR) . . . . . . . . . . . . . . . . . . . . 111

9.14.13 Clock BEEP register (CLK_CBEEPR) . . . . . . . . . . . . . . . . . . . . . . . . . 112

9.14.14 HSI calibration register (CLK_HSICALR) . . . . . . . . . . . . . . . . . . . . . . 112

9.14.15 HSI clock calibration trimming register (CLK_HSITRIMR) . . . . . . . . . . 113

9.14.16 HSI unlock register (CLK_HSIUNLCKR) . . . . . . . . . . . . . . . . . . . . . . . 113

9.14.17 Main regulator control status register (CLK_REGCSR) . . . . . . . . . . . . 114

9.14.18 CLK register map and reset values . . . . . . . . . . . . . . . . . . . . . . . . . . . 115

剩余594页未读，继续阅读

评论收藏

内容反馈

uqwlep

2019-08-25

感谢楼主分享

stm8L 寄存器手册

评论2

最新资源

stm8L 寄存器手册

评论2

最新资源

相关推荐

stm8L 寄存器手册 中文参考手册

STM8寄存器版例程大全

stm8l中文参考手册

STM8L15X开发例程含寄存器跟库函数版本

STM8L中文参考手册1-4全

风驰开源 STM8寄存器版本例程

STM32不完全手册-寄存器版本_V3.0.pdf

STM8L15x参考手册RM0031(中文参考)

STM8S系列用户开发手册（寄存器版）中文版本

STM8S中文参考手册

stm8s 寄存器手册

STM8S寄存器手册（中文）

28027寄存器手册

MSP430寄存器手册_MSP430寄存器手册_

STM32F4寄存器手册

STM8L101xx参考手册pdf

IAR_STM8——FLASH读写-直接操作寄存器

STM8L15X参考手册(中文).pdf

STM8L101官方例程

STM8L101寄存器版本

STM8 IAR 位操作库 iostm8xxxx.h

STM8系列单片机中英文参考手册.zip

STM8S全系列中文手册

中文版 STM8 详细用户手册 说明文档

STM8L15X中文数据手册

STM32F7寄存器手册

STM32L4寄存器手册

STM32L152寄存器手册

MSP430寄存器手册

stm8L 寄存器手册中文参考手册

中文版 STM8 详细用户手册说明文档