没有合适的资源？快使用搜索试试~
我知道了~
文库首页
网络技术
系统集成
伽罗华域乘法器的FPGA实现
伽罗华域乘法器的FPGA实现
共1个文件
v：1个
FPGA
需积分: 50
16 下载量
60 浏览量
2019-07-28
19:14:53
上传
评论
收藏
807B
ZIP
举报
温馨提示
立即下载
代码实现了伽罗域的乘法器 支持2^3计算 对于实现RS编码很有用
资源推荐
资源详情
资源评论
三种高速乘法器的FPGA实现及性能比较
浏览：122
4星 · 用户满意度95%
乘法是数字信号处理中重要的基本运算，在很大程度上影响着系统的性能。本文将介绍三种高速乘法器实现原理：阵列乘法器、华莱士(WT)乘法器、布斯华莱士树超前进位乘法器。而且通过FPGA技术实现了这三种乘法器，并对基于以上三种架构的乘法器性能进行了分析比较。
RS编码算法的优化与FPGA实现
浏览：17
针对常用RS编码算法中伽罗华域(Galois Field，GF)的乘法运算在FPGA中实现时存在的数据运算量大、复杂度高等问题，对RS编码模块进行优化，通过增加乘法器因子求取模块，完成RS编码乘法器因子的求取，降低伽罗华域乘法运算在FPGA实现过程中的复杂度，减少运算量。测试结果表明，优化后的RS编码FPGA实现简单有效，且编码准确无误，编码结果与MATLAB计算所得理论结果一致，可适用于任意码长
matlab实现伽罗华域上常系数乘法器
浏览：100
5星 · 资源好评率100%
matlab实现伽罗华域（2^8）上乘法器，适用RS（255,223）和RS（255,239）编码，一个系数为常数，另一个系数为变量，可以直接得到相乘的结果，本原多项式为x^8+x^4+x^3+x^2+1
有限域乘法器，Verilog代码
浏览：189
实现128位有限域乘法器，可以直接运行
RS编码-伽罗华域乘法器设计——verilog
浏览：5
5星 · 资源好评率100%
verilog源程序，两种伽罗华域乘法器实现的源代码。
有限域乘法器设计代码
浏览：119
有限域乘法器设计Verilog代码，简单明了，8进制乘法器。
伽罗华域运算库，支持C/C++，纠删码，网络编码，有限域
浏览：113
5星 · 资源好评率100%
一个小巧而强大的伽罗华域的运算，实现有限域上的加减法，乘法，除法，指数等运算。采用二维查表法。常用的函数均采用宏定义，运算速度极快，适合应用于大数据的编码和解码。可广泛应用于纠删码，网络编码等领域。
有限域乘法在matlab上的实现
浏览：146
3星 · 编辑精心推荐
有限域GF（2^n）被广泛用于密码学等等领域中，其中在进行密码学仿真实验中,有限域GF（2^n）乘法的使用也是十分重要的，本资源结合了有限域乘法的数学原理，c语言伪码等，将有限域的乘法在matlab上进行了实现。
用FPGA器件实现乘法器
浏览：109
描述如何用FPGA的VHD语言实现乘法器。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
FPGA器件实现乘法器
浏览：34
3星 · 编辑精心推荐
Stratix® II, Stratix, Stratix GX, Cyclone™ II, and Cyclone devices have dedicated architectural features that make it easy to implement highperformance multipliers. Stratix II, Stratix, and Stratix GX
乘法器模块在FPGA中的实现.pdf
浏览：146
乘法器模块在FPGA中的实现.pdf
FPGA实现16位乘法器
浏览：40
5星 · 资源好评率100%
Verilog实现的16为乘法器，并用仿真代码。
基于FPGA的乘法器设计与实现.pdf
浏览：178
基于FPGA的乘法器设计与实现.pdf
采用verilog实现的有限域GF(28)弱对偶基乘法器设计-综合文档
浏览：110
采用verilog实现的有限域GF(28)弱对偶基乘法器设计
伽罗华域运算
浏览：106
5星 · 资源好评率100%
简单伽罗华域运算，生成，加，乘法，通关查表实现
FPGA实现双乘法器设计论文
浏览：53
双乘法器设计论文，用于加速FPGA卷积运算，卷积神经网络的加速运算，节省DSP资源
32位单浮点乘法器的FPGA实现
浏览：82
摘 要: 采用Verilog HDL语言, 在FPGA上实现了32位单精度浮点乘法器的设计, 通过采用改进型Booth编码，和Wallace 树结构, 提高了乘法器的速度。本文使用Altera Quartus II 4.1仿真软件, 采用的器件是EPF10K100EQ 240 -1, 对乘法器进行了波形仿真, 并采用0.5CMOS工艺进行逻辑综合。 关键词: 浮点乘法器; Boo th 算法; W
FPGA逻辑设计-伽罗华域GF（q）乘法器设计Verilog设计源码.rar
浏览：189
FPGA逻辑设计-伽罗华域GF（q）乘法器设计Verilog设计源码.rar
mooth 算法乘法器（基于FPGA的实现）
浏览：169
通过iSE14.7的ISim仿真通过，能实现booth乘法器的功能
32位单精度浮点乘法器的FPGA实现
浏览：78
4星 · 用户满意度95%
32位单精度浮点乘法器的FPGA实现32位单精度浮点乘法器的FPGA实现
浮点数乘法器的FPGA实现
浏览：60
基于FPGA 的浮点乘法器的硬件实现,详细阐述了其原理,重点介绍了乘法器的结构并通过了数据验证。在Maxplus Ⅱ上完成了综合仿真测试。
FPGA中单精度浮点乘法器的实现.pdf
浏览：66
FPGA中单精度浮点乘法器的实现.pdf
大整数乘法器的FPGA设计与实现
浏览：56
大整数乘法是公钥加密中最为核心的计算环节，实现运算快速的大数乘法单元是RSA, ElGamal，全同态等密码体制中急需解决的问题之一。针对全同态加密(FHE)应用需求，该文提出一种基于Schönhage-Strassen算法(SSA)的768 kbit大整数乘法器硬件架构。采用并行架构实现了其关键模块64K点有限域快速数论变换(NTT)的运算，并主要采用加法和移位操作以保证并行处理的最大化，有效提
大整数乘法器的FPGA设计与实现.pdf
浏览：101
大整数乘法器的FPGA设计与实现.pdf
TSMaster下载地址（免费在线升级）
浏览：185
TSMaster是同星智能推出的虚拟仪器软件平台，可连接、配置并控制所有的同星硬件工具、设备，实现汽车总线监控、仿真、诊断、标定、BootLoader、I/O控制、测量测试、EOL等多种场合的功能需求。 同时，TSMaster支持Vector、Kvaser、PCAN、英特佩斯、周立功总线系列产品硬件及市场上主流的仪器（示波器、波形发生器、数字万用表等）、板卡（AI、D
PSASP 7.4.1 安装包附教程
浏览：173
4星 · 用户满意度95%
PSASP 7.4.1 安装包
收起资源包目录
RsDecodeMult.zip
（1个子文件）
RsDecodeMult.v
3KB
共 1 条
1
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
LICHEN647
粉丝: 7
资源:
18
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
电气类112、锂离子电池生产温度预测数据集
719535213496899PDF电子版.zip
VIDEO.LST
原生js调用chatgpt接口，流式回复逐字输出
基于Java web的网页选择图片按需裁剪图像并上传后台接收源码.zip
mysql自带的lib文件
mysql自带的头文件
CSP-j2023初赛
SpringKafka 动态配置监听消费 Example Code
oracle数据库函数说明汇总
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
